|
4月22日，Cadence宣布推出其首款基于DDR5 MRDIMM Gen2（Multi-Rank DIMM）的內存IP系統解決方案，支持高達12800MT/s的傳輸速率，較現行DDR5 JEDEC標準速率（6400MT/s）翻倍。該方案通過硬件與軟件協同創新，顯著提升數據中心與AI工作負載的內存性能，為HPC（高性能計算）、云計算及AI訓練等場景提供關鍵性技術突破。 此次發布的DDR5 MRDIMM Gen2 IP系統包含高性能控制器與PHY物理層，基于臺積電N3（3nm）制程打造，整合了美光1-gamma制程DRAM及瀾起科技第二代MRDIMM接口芯片。相比初代MRDIMM，Gen2版本的內存帶寬提升135%，同時支持32Gb DDR5顆粒的高密度封裝，單模塊容量可達96GB（SK海力士近期已驗證同規格CXL兼容方案）。 核心創新點： 超高傳輸速率：12800MT/s創下DDR5 MRDIMM量產速率新紀錄，滿足AI模型訓練與數據密集型應用的實時需求。 低功耗架構：通過芯片組間智能功耗分配（如RRG50120 MRCD功耗降低45%），實現性能與能效雙優化。 彈性擴展支持：結合CXL 2.0協議，支持多模塊內存池化，為超級計算機與云端服務器提供超過TB級虛擬內存池。 多維度賦能：從芯片到系統的全棧協同 Cadence的解決方案覆蓋從芯片設計到系統集成的全鏈路優化： 物理設計革新：RRG53220 PMIC芯片集成液冷優化模塊，適配高功耗場景下的熱管理需求； 仿真加速工具鏈：Cerebrus AI驅動芯片設計平臺與Clarity 3D Solver電磁仿真工具協同，將仿真周期從數天壓縮至分鐘級； 生態兼容性：已與英特爾至強6處理器、NVIDIA GPU完成聯合驗證，確保與主流CPU和加速器的無縫對接。 應用場景： AI訓練：支持數百TB級參數模型的高速吞吐，降低數據傳輸延遲； 科學計算：助力基因測序、氣象模擬等超算任務突破傳統內存瓶頸； 云計算：通過內存共享降低服務器TCO，提升虛擬機密度。 行業反響：內存架構的代際革新 瑞薩電子、美光等企業近期相繼推出12800MT/s MRDIMM芯片組（參見瑞薩2024年11月發布），而Cadence的IP方案首次將這一技術集成至完整系統層面。 市場分析指出： 性能壁壘突破：DDR5 MRDIMM Gen2的普及或將推動數據中心從“內存墻”邁向“算力自由”。 生態競爭升級：繼SK海力士CXL DRAM方案后，Cadence的入局加速內存與互連技術的融合創新。 生態綁定深化：Cadence通過與臺積電、瀾起等企業的深度合作，構建涵蓋芯片、IP、工具鏈的閉環生態。 未來展望：通往20000MT/s的演進之路 Cadence聯席CEO陳立武（Lip-Bu Tan）表示：“12800MT/s是DDR5 MRDIMM的重要里程碑，但我們的目標不止于此。下一代17600MT/s MRDIMM研發已進入EDA工具驗證階段，預計2026年落地。” 據Yole預測，到2028年，AI與HPC領域對MRDIMM的需求復合增長率將達67%，Cadence憑借IP與方案全棧能力，有望占據核心話語權。 |
