|
EDA（電子設計自動化）軟件巨頭Cadence Design Systems正式宣布與西雅圖初創公司ChipStack達成收購協議，將后者20人核心團隊及生成式AI驗證技術納入麾下。此次收購延續了Cadence通過技術并購強化AI布局的戰略路徑，標志著芯片設計行業向“自動化驗證”時代邁出關鍵一步。 ChipStack由伊利諾伊大學計算機科學博士Kartik Hegde與谷歌、高通技術專家Hamid Shojaei于2023年末聯合創立，核心成員來自Meta、NVIDIA等科技巨頭。其開發的生成式AI驗證平臺通過深度理解芯片設計邏輯，可自動生成驗證場景、優化測試用例，并在仿真與形式化驗證環節實現70%以上的周期壓縮。例如，某AI芯片初創公司采用該技術后，將原本需6個月的驗證流程縮短至7周，同時覆蓋了98%的邊界條件。 該技術已獲得全球頂尖芯片團隊的青睞，客戶涵蓋大型半導體企業、超大規模科技公司及AI芯片新銳。其AI代理技術能精準識別設計中的潛在風險，通過動態調整驗證策略，使功能驗證時間從數周壓縮至數天。AI2孵化器總經理Jacob Colker評價稱，這是“定義新時代創業精神的應用型AI創新”。 此次收購并非Cadence與ChipStack的首次合作。雙方此前已將Cadence的Xcelium邏輯仿真器、Jasper形式化驗證平臺與ChipStack的AI引擎深度集成，在多個項目中驗證了技術互補性。例如，某5nm工藝芯片項目通過聯合方案，將驗證資源占用率降低40%，同時發現傳統方法遺漏的3類時序違規。 隨著ChipStack團隊加入Cadence加州總部，其AI代理技術將全面嵌入Cadence全流程驗證解決方案。Cadence承諾，未來將把ChipStack的功能無縫整合至自身產品組合，客戶可繼續享受統一的技術支持與服務體系。這一安排既保障了現有客戶的體驗延續性，又為Cadence在AI驅動設計領域構建了差異化壁壘。 當前，EDA行業正經歷AI與設計流程的深度融合。臺積電16nm FinFET工藝認證、三星5nm GAA晶體管設計等前沿項目，均依賴Cadence的AI增強型工具鏈。而ChipStack技術的加入，將進一步推動驗證環節從后端向設計初期遷移。據行業估算，采用整合方案后，先進制程芯片的研發成本可降低25%，上市周期縮短6-8個月。 Cadence明確表示，收購后將維持ChipStack的產品路線圖，并依托全球渠道加速技術普及。其長期目標是將芯片設計周期從2-3年壓縮至1個月內，通過AI提取關鍵驗證要素，實現“小團隊快速創新”。這一愿景與ChipStack創始團隊的理念高度契合——Kartik Hegde在LinkedIn發文中強調：“加入Cadence是技術普惠的最佳路徑，我們將共同推動芯片研發方式的變革。” |
