|
作者：賽普拉斯半導(dǎo)體公司首席架構(gòu)設(shè)計師 Kendall Castor-Perry 你在繪制信號處理系統(tǒng)的頻率響應(yīng)曲線時，有沒有遇到意外下降的情況？你原本以為頻率響應(yīng)會是平穩(wěn)的(至少應(yīng)該跟設(shè)計的曲線差不多)，但結(jié)果卻偏離了目標(biāo)，讓你大失所望。如果是這種情況，那你就是遇到了sinc()頻率響應(yīng)問題。你會說這是clo-sinc-ounter，不過也可能是其它問題。我們下面來看看具體情況。 此問題在采樣數(shù)據(jù)系統(tǒng)的輸入和輸出處均會出現(xiàn)。讓我們首先看看輸出。如果你希望采樣數(shù)據(jù)流返回到模擬系統(tǒng)，你可將數(shù)字采樣連接到數(shù)模轉(zhuǎn)換器(DAC)。現(xiàn)在，大多數(shù)DAC IC和模塊均有“保持”輸出，這就意味著當(dāng)它們接收新的數(shù)字采樣時，輸出電壓會立即變?yōu)橄鄳?yīng)的新值并保持不變，直到下一個采樣到來為止。這種行為非常普遍，以至于許多工程師誤認(rèn)為這就是規(guī)范，這些 DAC 的輸出電壓就準(zhǔn)確代表著采樣流(除了有些高頻噪聲以外)。 事實并非如此。“保持”進(jìn)程導(dǎo)致這種系統(tǒng)的頻率響應(yīng)與在每個采樣時刻上輸出電壓僅極短暫顯示的系統(tǒng)情況不同。這種尖峰輸出電壓在實際應(yīng)用中很不方便，因此你也很少遇到這種情況。 延伸每個采樣電壓去“填充可用的空間”，這就形成零階保持的實例。這種系統(tǒng)的輸出頻譜等于理想的尖峰輸出系統(tǒng)乘以兩個采樣點之間矩形脈沖的頻譜，也就是說，寬度等于采樣間隔。這種矩形時間響應(yīng)對應(yīng)于帶有sinc()特性的頻率響應(yīng)。sinc(x)是sin(x)/x的縮寫，一個域的矩形和另一個域的sinc()之間有傅里葉鏡像對應(yīng)，這不僅在信號理論中甚至在整個物理學(xué)領(lǐng)域中均會隨處可見。 計算sinc函數(shù)的值，即變量 x 的值等于信號頻率與采樣頻率的比值乘以pi，這說明在0.444乘以Fs的情況下下降了-3dB。圖1顯示了每秒1次采樣率情況下sinc()下降的頻率效應(yīng)。請注意，在采樣頻率整倍數(shù)的位置會出現(xiàn)深而窄的V形缺口。 
圖 1：每秒1次采樣情況下的sinc()零階保持響應(yīng)。 圖2顯示了0.444 Hz正弦波也就是每秒1次采樣的結(jié)果。采樣達(dá)到的峰值顯然是輸入電壓的峰值。但由于采樣時鐘“走”在信號上方，有些區(qū)域的輸出電壓在相當(dāng)長一段時間內(nèi)均比較低。
圖 2：0.444Hz正弦波采樣和保持，每秒1次采樣。 我們的0.444 Hz信號還在，但強度降低了，因為有些能量進(jìn)入了更高頻率的“頻譜”，如圖3所示。你可以看到，輸入信號的單個傅里葉組件比在輸出信號0.444Hz組件的值要高3dB。
圖 3：圖2中波形的頻譜。 這里要記住的是，采樣正弦波的峰峰值不是測量基頻所含能量的好方法。當(dāng)你增加輸入頻率，輸出信號中越來越多的能量駐留在更高頻率的圖像組件中，這往往是我們要從干凈的輸出信號中過濾掉的東西，所以就有了下降問題。 請注意，適用于音頻市場的現(xiàn)代DAC不會出現(xiàn)這種問題。這是因為這種DAC不僅每次采樣更新一次并保持信號，在轉(zhuǎn)換器內(nèi)部，它的運行速度要更加快得多，可通過數(shù)字濾波技術(shù)讓生成的輸出在臨時檢查情況下看上去就跟沒有被采樣一樣。音頻DAC實現(xiàn)超平穩(wěn)頻率響應(yīng)非常簡單，因此工程師也往往會忘記老式采樣DAC不具備這種平滑響應(yīng)的屬性。 這就解釋了系統(tǒng)的輸出部分。當(dāng)我們在數(shù)字領(lǐng)域、尚未返回到模擬領(lǐng)域分析數(shù)據(jù)時，有可能檢測到輸入路徑也會造成下降嗎？是的，有時會，下面讓我們看看在什么情況下會檢測到下降。 如果你使用的是采樣模數(shù)轉(zhuǎn)換器(ADC)，那么答案通常是“不用擔(dān)心”。這種ADC會在短暫的“缺口”期內(nèi)對輸入信號拍攝快照。缺口期通常比采樣期短得多，因此對頻率響應(yīng)的影響不太大。但是，如果你使用的是面向工業(yè)儀表應(yīng)用的delta-sigma ADC，那么或許會遇到比生活中的討價還價更嚴(yán)重得多的下降問題。(人們會不會為下降討價還價呢？這只是個比喻的說法吧。) delsig ADC 頻率響應(yīng)下降的原因在于平均濾波器(用于平滑前端調(diào)制器的快速脈沖流)對于零階保持發(fā)出的快速脈沖流進(jìn)行模擬脈沖響應(yīng)。事實上，在任何給定的頻率上有可能要有2到4倍響應(yīng)下降的情況。這是因為所用的濾波器通常至少是2到4個平均濾波器的串聯(lián)。就賽普拉斯PSoC3和PSoC5器件所用的delsig ADC而言，ADC的抽樣濾波器有4階(涵蓋大部分范圍)，因此響應(yīng)為sinc^4()。在任意給定信號頻率上，也就是有4倍的下降(單位為dB)，如圖1 所示。 換言之，在0.443乘以Fs的情況下就是-12 dB。這樣偏離于頻率平穩(wěn)響應(yīng)的情況固然對稱重類簡單應(yīng)用不會產(chǎn)生什么影響，但對于大多數(shù)音頻、通信和振動測量系統(tǒng)來說，這就非常可怕了，而且還要考慮到向DAC提供反饋信號后額外的下降。 不過這種響應(yīng)效果也有好的方面。圖1顯示出sinc()響應(yīng)在大約1.43乘以Fs的情況下僅反彈到約為-13.3 dB，這提醒我們，簡單的平均器不是好的消除高頻變化的濾波方法。不過，如果你串聯(lián)起4個，設(shè)置為sinc^4(), 那就會出現(xiàn)阻帶響應(yīng)，僅反彈到大約-53 dB，如圖4所示。這是一種相當(dāng)有用的濾波方式，通常在沒有太多高頻干擾的情況下在時間域中完全足以實現(xiàn)精密測量了。
圖 4: PSoC3 ADC抽樣濾波器的sinc^4()響應(yīng)。 那么，當(dāng)你需要平穩(wěn)頻率響應(yīng)時，單獨或結(jié)合使用保持DAC、儀表 delsig ADC，你該怎么做呢？你應(yīng)該想到，這里提出的解決方案是應(yīng)該采用一個濾波器，結(jié)果不會讓你失望的。 About the author: Kendall Castor-Perry is a Principal Architect at Cypress Semiconductor,doing mixed-signal system analysis and design for the new PSoC platform. Kendall uses decades of experience in analog engineering, filtering and signal processing to capture signals across many domains, extract the information from them and do something useful with it. |
