|
作者：孫凱 來(lái)源:電子產(chǎn)品世界 摘要：本文根據(jù)光纖接入數(shù)字中頻系統(tǒng)的時(shí)鐘使用情況，分析了時(shí)鐘抖動(dòng)對(duì)ADC和鎖相環(huán)性能影響的原理，講述了鎖相環(huán)的基本原理和相噪優(yōu)化方式，最后給出采用雙環(huán)鎖相環(huán)來(lái)完成去抖和時(shí)鐘分發(fā)的解決方案。 時(shí)鐘相噪對(duì)ADC性能的影響分析 一款設(shè)計(jì)好的高速ADC，它的SNR基本是確定。到底需要多小的抖動(dòng)才能夠滿足系統(tǒng)的ADC的需求呢?如圖1所示。不同輸入頻率，在不同抖動(dòng)水平下，可以達(dá)到不同的最大SNR水平。舉例，當(dāng)輸入頻率為200MHz，系統(tǒng)時(shí)鐘抖動(dòng)為200fs水平時(shí)候，可以達(dá)到SNR水平就是72dB(如圖1虛線和綠色線交叉點(diǎn))。 下載全文： 
時(shí)鐘抖動(dòng)對(duì)光纖接入數(shù)字中頻系統(tǒng)的影響分析.pdf
(561.34 KB)
|
