|
來(lái)源：EXPreview 隨著半導(dǎo)體工藝進(jìn)入埃米時(shí)代，架構(gòu)和電路設(shè)計(jì)也將發(fā)生重大調(diào)整。為了在正面釋放出更多的布局空間，提升邏輯密度和效能，將供電傳輸轉(zhuǎn)移到背面已成為業(yè)界共識(shí)，背面供電技術(shù)將成為先進(jìn)半導(dǎo)體制造領(lǐng)域的首選解決方案。目前臺(tái)積電（TSMC）、三星和英特爾等業(yè)界領(lǐng)先廠商都提出了不同的方法，將重點(diǎn)放在晶圓薄化和原子層沉積（ALD）等方面。 據(jù)TrendForce報(bào)道，臺(tái)積電所采用的超級(jí)電軌（Super Power Rail）架構(gòu)被認(rèn)為是最直接有效的解決方案，不過(guò)實(shí)施起來(lái)復(fù)雜且成本較高，預(yù)計(jì)2026年量產(chǎn)。臺(tái)積電稱，超級(jí)電軌架構(gòu)適用于具有復(fù)雜訊號(hào)及密集供電網(wǎng)絡(luò)的高性能計(jì)算（HPC）產(chǎn)品，將大規(guī)模應(yīng)用于A16制程工藝上，相比于N2P工藝，在相同工作電壓下速度快了8-10%，或者在相同速度下，功耗降低了15-20%，同時(shí)密度提升了1.1倍。 有業(yè)內(nèi)人士指出，背面供電有幾項(xiàng)技術(shù)突破，其中一個(gè)關(guān)鍵是將背面拋光到足夠接近晶體管接觸的厚度，但這個(gè)過(guò)程會(huì)大大降低晶圓的剛性。為此正面拋光后，必須粘合載體晶圓以支持背面制造工藝。另外納米硅通孔（nTSV）等技術(shù)需要更多的設(shè)備，以確保納米級(jí)孔內(nèi)的銅金屬均勻沉積。隨著臺(tái)積電量產(chǎn)超級(jí)電軌架構(gòu)，相關(guān)供應(yīng)鏈將會(huì)受益。 |
