|
新思科技（Synopsys ）近日宣布，新思科技Design Platform Fusion 技術已通過三星認證，可應用于其7納米（nm）低功耗+（LPP-Low Power Plus）工藝的極紫外（EUV）光刻技術。新思科技Design Platform為基于EUV單次曝光布線和連排打孔提供完備的全流程7LPP支持，以確保最大程度地實現設計的可布線性和利用率，同時最大限度地降低電壓降（IR-drop）。新思科技的SiliconSmart 庫表征工具對于研發在該認證工藝上建立參考流程所使用的基礎IP非常關鍵。三星已經認證了新思科技 Design Platform工具和參考流程，該流程與Lynx Design System兼容，配備用于自動化和設計最佳實踐的腳本。該參考流程可通過三星Advanced Foundry Ecosystem (SAFE) 計劃獲得。 三星電子代工市場營銷團隊副總裁Ryan Sanghyun Lee表示：“通過與新思科技的深入合作，我們7LPP工藝上的認證和參考流程將為我們共同的客戶在設計上實現最低功耗、最佳性能和最優面積。使用經過驗證并集成了Fusion技術的新思科技 Design Platform，我們的代工客戶可以放心地使用新思科技最先進的EUV工藝量產他們的設計。” 新思科技設計事業部營銷與商務開發副總裁Michael Jackson表示：“我們與三星的工具和參考流程合作重點在于使設計人員能夠使用三星最新的EUV 7LPP工藝在最高可信度下獲得最佳結果質量。采用集成了Fusion技術的新思科技Design Platform，可擴展7LPP參考流程將使設計人員能夠輕松實現他們期望的設計和時間目標。” 基于ARMv8架構的64位Arm Cortex-A53處理器被用于結果質量（QoR）優化和流程認證。新思科技Design Platform 7LPP參考流程的關鍵工具和功能包括： • IC Compiler II布局和布線：基于EUV單次曝光的布線具備優化的7LPP設計規則支持，以及連排打孔以確保最大的設計可布線性和利用率，同時最大限度地減少電壓降。 • Design Compiler Graphical RTL綜合：與布局布線結果的相關性，擁塞減少，優化的7LPP設計規則支持以及向IC Compiler II提供物理指導 。 • IC Validator物理signoff：高性能DRC signoff，LVS感知型短路查找器、signoff填充、模式匹配和獨特的采用Explorer技術的Dirty Data分析，以及帶有DRC自動修復的設計內驗證和在IC Compiler II中的準確感知時序的金屬填充。 • PrimeTime時序signoff：近閾值超低電壓變化建模，過孔變化建模和感知布局規則的工程變更指令（ECO）指導。 • StarRC寄生參數提取：EUV基于單次曝光模式的布線支持，以及新的提取技術，如基于覆蓋率的過孔電阻。 • RedHawkAnalysis Fusion：ANSYS RedHawk驅動的在IC Compiler II中的EM/IR分析和優化，包括過孔插入和電網增幅。 • DFTMAX和TetraMAX II測試：基于FinFET、單元感知和基于時序裕量的轉換測試以獲得更高的測試質量。 • Formality形式驗證：基于UPF、帶狀態轉換驗證的等價性檢查。 目前可通過SAFE計劃獲得與新思科技Lynx Design System兼容并經認證的可擴展參考流程。Lynx Design System是一個全芯片設計環境，包含創新的自動化和報告功能，可幫助設計人員實施和監控其設計。它包括一個生產化RTL-to-GDSII流程，可簡化和自動化許多關鍵的設計實現和驗證任務，使工程師能夠專注于實現性能和設計目標。SAFE計劃提供由三星認證支持并經廣泛測試的工藝設計套件（PDK）和參考流程（與設計方法）。 關于Fusion技術 新思科技的突破性Fusion 技術融合了同類最佳的優化和行業認可的signoff工具，改變了RTL-to-GDSII的設計流程，使設計人員能夠利用行業最佳的全流程結果質量（QoR）和最快的結果時間（TTR）方案加速下一代設計的交付。它重新定義了綜合、布局布線和signoff方面傳統EDA工具的邊界，讓業界首屈一指的諸多數字化設計工具能夠共享引擎，并使用獨特的單一數據模型進行邏輯和物理表示。Fusion 技術讓整個新思科技 Design Platform采用一套DNA骨架，包括IC Compiler II布局布線、Design Compiler Graphical綜合、PrimeTime signoff、StarRC提取、IC Validator物理驗證、DFTMAX測試、TetraMAX II自動測試向量生成（ATPG）、SpyGlass DFT ADV RTL可測試性分析，以及Formality等價性驗證。它提供了Design Fusion、 ECO Fusion,、Signoff Fusion和Test Fusion，用最少的迭代以及無法超越的設計頻率、功耗和面積實現最可預測的RTL-to-GDSII流程。 |
