|
作者：Anjin Du---China Telecom Application Team，TI公司 摘要 Giga ADC 是 TI 推出的采樣率大于 1GHz 的數據轉換產品系列，主要應用于微波通信、衛星通信以及儀器儀表。本文介紹了 Giga ADC 的主要架構以及 ADC 輸出雜散的成因分析，以及優化性能的主要措施。 1、Giga ADC 架構及 TI 的 Giga ADC 1.1 Giga ADC 架構演進 Giga ADC 目前已經廣泛的應用于數據采集、儀器儀表、雷達和衛星通信系統；隨著采樣速率和精度的進一步提高，越來越多的無線通信廠商開始考慮使用 Giga ADC 實現真正的軟件無線電。軟件無線電不僅可以簡化接收通道設計，同時可以方便不同平臺的移植和升級，從而降低開發成本和周期。 Figure 1 列出了在使用各種采樣架構下，采樣精度和采樣速率之間關系。隨著技術和工藝的發展，各種架構可以支持的采速率在不斷的提升，但就目前的水平來看，要實現 1Gpbs 以上的采樣率，必須采用 Flash 或者折疊（Folding）架構。 這主要是因為在其它架構中，都采用了反饋環路；這些反饋環路的傳輸延時限制了 ADC 速率的進一步提升。例如在 pipeline 中，每一級都有一個 DAC，用于把本級的數據輸出轉換成模擬信號，反饋給本級的模擬輸入，取差以后放大輸出給下一級。類似的限制也存在于 Subranging 或者 multi-step 架構中，都需要一個反饋環路輔助判決。 另一方面，雖然目前業界最快的 ADC 架構是 Flash 架構，但一個 N bit 的 flash ADC 需要2N-1 個比較器，當 N>= 8 時，比較器的數量將會非常龐大；而且隨著轉換精度的增加，后端的譯碼邏輯也會變得異常復雜；這些都會對芯片的體積和功耗造成很大的影響。 所以在 TI 的 Giga ADC 中，采用了折中的折疊（folding）架構。事實上，折疊是和 flash 類似的架構，不同的是，在折疊架構中，輸入信號分別通過了粗分 ADC 和折疊電路+細分 ADC；折疊電路的理想傳輸特性為三角狀循環的折疊信號。以一個 8bit ADC 為例，粗分 ADC 輸出 3bit，細分 ADC 輸出5bit。如 Figure 2 和 Figure 3 所示，折疊電路共折疊了 8 次，將滿量程的輸入范圍等分為 8 段，分別對應 3 位粗分 ADC 轉換產生的高位 bit（MSB）；同時對上述折疊電路輸出信號進行 5 位細化轉換得到低位 bit(LSB)；最后高、低位數字碼合起來組成 8 位的數字輸出。 下載全文： 
Giga ADC 介紹及雜散分析.pdf
(847.83 KB)
|
