国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

FPGA/CPLD文章列表

基于CPLD的接收機(jī)DAGC電路實(shí)現(xiàn)

1 概 述 雷達(dá)觀測的目標(biāo)有大、有小,有遠(yuǎn)、有近,因此反射信號的強(qiáng)弱程度可能變化很大。當(dāng)大目標(biāo)處于近距離時(shí),其反射信號很強(qiáng),就會使接收機(jī)發(fā)生過載現(xiàn)象,破壞接收機(jī)的正常工作。為了防止強(qiáng) ...
2010年06月30日 12:31   |  
CPLD   DAGC   接收機(jī)  

CPU控制數(shù)字鎖相環(huán)頻率合成系統(tǒng)FPGA實(shí)現(xiàn)

1 引言 數(shù)字鎖相環(huán)頻率合成器已經(jīng)廣泛的運(yùn)用在軍事和民用無線通信領(lǐng)域,而用CPU控制的可編程大規(guī)模數(shù)字鎖相環(huán)頻率合成器則是其中的關(guān)鍵技術(shù)。當(dāng)前,可編程邏輯電路在數(shù)字系統(tǒng)設(shè)計(jì)中飛速發(fā)展 ...
2010年06月30日 09:13   |  
CPU   FPGA   頻率合成   數(shù)字鎖相環(huán)  

Altera器件設(shè)計(jì)中的時(shí)間匹配問題的研究

1 引言 美國Altera公司生產(chǎn)的復(fù)雜可編程邏輯器件以其操作靈活、使用方便、開發(fā)迅速、投資風(fēng)險(xiǎn)低等特點(diǎn)成為集成電路設(shè)計(jì)的首選產(chǎn)品。Altera的 MAX+PLUSⅡ可編程邏輯開發(fā)軟件,提供了一種與工作 ...
2010年06月30日 09:02   |  
ALTERA   器件設(shè)計(jì)   時(shí)間匹配  

專用鍵盤接口芯片一種CPLD實(shí)現(xiàn)方案

在單片機(jī)應(yīng)用系統(tǒng)中,存在多種形式的外部數(shù)據(jù)輸入接口界面,例如RS-232C串行通信、鍵盤輸入等[1,4] 。其中利用鍵盤接口輸入數(shù)據(jù),是實(shí)現(xiàn)現(xiàn)場實(shí)時(shí)調(diào)試、數(shù)據(jù)調(diào)整和控制最常用的方法。單片機(jī)的外 ...
2010年06月29日 16:47   |  
CPLD   鍵盤   接口芯片   實(shí)現(xiàn)方案  

用XC9500 CPLD和并行PROM配置Xilinx FPGA

概述 隨著FPGA芯片密度的增加,串行PROM已不能適應(yīng)高密度的FPGA的配置。大容量的并行PROM所要求的尋址方式又不能直接與FPGA接口,這時(shí)可以采用XC9500 CPLD和PROM對高密度FPGA進(jìn)行配置。FPGA ...
2010年06月28日 21:37   |  
XC9500   并行PROM  

用VHDL語言在CPLD上實(shí)現(xiàn)串行通信

前言 隨著EDA技術(shù)得發(fā)展,CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用,而串行通信是實(shí)現(xiàn)遠(yuǎn)程測控的重要手段。本文利用VHDL語言在CPLD上實(shí)現(xiàn)了串行通信,完全可以脫離單片機(jī)使用,克服了單片機(jī)的許多 ...
2010年06月28日 19:52   |  
CPLD   VHDL   串行通信  

用FPGA實(shí)現(xiàn)FFT算法

引言 DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長度N的平方成正比。當(dāng)N較大時(shí),因計(jì)算量太大,直 ...
2010年06月28日 19:39   |  
FFT算法  

基于FPGA的一種高速圖形幀存設(shè)計(jì)

幀存是圖形處理器與顯示設(shè)備之間的數(shù)據(jù)通道,所有要顯示的圖形數(shù)據(jù)首先是存放在幀存之中,然后才送出去顯示的,因此幀存的設(shè)計(jì)是圖形顯示系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵。傳統(tǒng)上,可以用來設(shè)計(jì)幀存的存儲器 ...
2010年06月28日 15:21   |  
FPGA   高速   圖形幀存  

基于FPGA的HMAC_SHA1_96算法設(shè)計(jì)與實(shí)現(xiàn)

1 概述 隨著信息社會的發(fā)展,數(shù)據(jù)交換,網(wǎng)上交易等活動(dòng)日益頻繁,從而網(wǎng)絡(luò)安全成為人們關(guān)注的重要問題。隨著信息技術(shù)的發(fā)展與應(yīng)用,信息安全的內(nèi)涵也在不斷延伸,從最初的信息保密性發(fā)展到 ...
2010年06月28日 15:19   |  
FPGA   HMAC_SHA1_96   算法設(shè)計(jì)  

應(yīng)用CPLD及EPP技術(shù)對CCD信號像素級的高速采集

前言   CCD(Charge Coupled Device),即電荷耦合器件,是20世紀(jì)70年代初發(fā)展起來的新型的固體成像器件,CCD芯片借助于必要的光學(xué)系統(tǒng)和合適的外圍驅(qū)動(dòng)與處理電路,可以將景物圖像,通過輸入 ...
2010年06月28日 11:58   |  
CCD   CPLD   EPP  

基于CPLD芯片EPM7128設(shè)計(jì)數(shù)據(jù)合并轉(zhuǎn)換器

數(shù)據(jù)交換機(jī)的傳送速率很高,當(dāng)其和串行口通信時(shí),在發(fā)送前把數(shù)據(jù)分為兩部分分別發(fā)送到串行口,然后經(jīng)過數(shù)據(jù)合并轉(zhuǎn)換器把各個(gè)串行口的數(shù)據(jù)合并在一起并轉(zhuǎn)換成PCM流。本文介紹了基于CPLD芯片EPM71 ...
2010年06月28日 10:41   |  
CPLD   EPM7128   數(shù)據(jù)合并   轉(zhuǎn)換器  

基于CPLD的串并轉(zhuǎn)換和高速USB通信設(shè)計(jì)

可編程邏輯器件(PLD)是20世紀(jì)70年代在ASIC設(shè)計(jì)的基礎(chǔ)上發(fā)展起來的一種劃時(shí)代的新型邏輯器件。自PLD器件問世以來,制造工藝上采用TTL、CMOS、ECL及靜態(tài)RAM技術(shù),器件類型有PROM、EPROM、E2PROM、 ...
2010年06月28日 10:39   |  
CPLD   USB   串并轉(zhuǎn)換   通信設(shè)計(jì)  

廠商推薦

  • Microchip視頻專區(qū)
  • 常見深度學(xué)習(xí)模型介紹及應(yīng)用培訓(xùn)教程
  • 電動(dòng)兩輪車設(shè)計(jì)生態(tài)系統(tǒng)
  • Microchip第22屆中國技術(shù)精英年會上海首站開幕
  • “芯”光璀璨,鵬城共賞——2025 Microchip中國技術(shù)精英年會深圳站回顧
  • 貿(mào)澤電子(Mouser)專區(qū)

本周文章排行榜

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
返回頂部