|
作者：Tim Green，德州儀器公司 本系列的第5部分將著重討論“實際”應用，我們到目前為止所學會的技巧和經驗都將得到應用，幫助我們方便地穩定一個復雜的電路。我們將設計一個通用單電源緩沖放大器（將2.1V 緩沖至4.1V 參考），5V 單電源供電使它能夠線性地工作，可提供較大的輸出電流（>13mA），并在 -40°C 至 +125°C 工作溫度范圍的飄移為0.4V。雖然可將該電路用于許多應用中，但我們仍將簡要介紹一下促使給出這個設計的原因，并解釋為何沒有現成的電路可用來完成此項工作。我們這里采用綜合技術來開發器件網絡，以提供一個證明對許多運放應用都有益的穩定電路。 技術背景： 在實際應用中，惠斯通電橋的一個常見應用就是壓力測量。如圖5.1 所示，隨著所加壓力變化，很多這種壓力傳感器都具有明顯的二階非線性特性。 
圖5.1 典型實際傳感器輸出比所加壓力 圖字（上、下）：室溫下電橋輸出與壓力關系、理想傳感器、實際傳感器； 坐標軸字： X 軸：壓力、Y 軸：Vexc=1V 時的電橋輸出（V/V 或Vbridge） 除了隨所加壓力變化而產生的非線性外，許多壓力傳感器隨溫度變化在偏移量和范圍上也有非線性特性。用來校正這些誤差的一種現代解決方法是在壓力傳感器中內置電子電路，然后將電子電路與壓力傳感器作為一個模塊，隨著溫度的變化進行數字校準。一種適用于此類用途的IC是由德州儀器公司提供的Burr-Brown產品PGA309（如圖5.2 所示）。此輸出電壓已經過數字校準的傳感器，其信號調整IC包含有一個模擬傳感器線性化電路，該電路將輸出電壓的一部分反饋至傳感器的電壓激勵引腳，從而以20:1 的改良比例對二階非線性進行線性化。因此，VEXC引腳將隨傳感器所加壓力的變化而對其電壓進行調整。此電路的一個局限就是其傳感器激勵引腳VEXC，在工作溫度范圍內限制在5mA最大輸出電流上。這里我們遇到了一個兩難的境地，即如何用一個阻抗來激勵要求電流超過5mA的傳感器。
圖 5.2：現代數字校準傳感器信號調整器 圖字（左右、上下）：非線性電傳式感器、線性化電路、參考、模擬傳感器線性化電路、線性化DAC、故障監視器、自動零點PGIA、過/欠刻度限幅器、模擬信號調整電路、外部溫度、數字溫度補償、內部溫度、溫度ADC、控制寄存器接口電路、線性Vout、數字計算。 設計要求： 圖5.3 詳細給出了主要的設計指標。我們希望用一個容差為10%的5V電源來供電。我們需要一個統一增益緩沖器，因為我們不希望在PGA309 線性化環路中引入任何誤差。由于PGA309 在VEXC引腳上有很寬的可編程范圍，因此我們需要容納從2.1V至4.1V的電壓范圍。我們最小的傳感器阻值為300Ω。因此，對于最大4.1V的輸出電壓，我們至少需要提供13.6mA的電流。PGA309 線性化電路具有大約35 kHz的帶寬。由于環路閉合的方式，我們的緩沖器帶寬至少要等于或大于線性化環路的帶寬。我們將目標定為100kHz的小信號閉環帶寬。對于我們感興趣的傳感器應用來說，大信號響應若有1V/μs的擺動速率就足夠了。該設計在從 -40°C 至 +125°C的溫度范圍內應該是穩定工作的。因為我們不希望由于緩沖器的原因而在最后應用電路中引入任何額外的誤差，因此我們需要一個在運放共模輸入范圍內不會有任何交叉失真的電路。我們將簡要討論一下這個問題，因為它幾乎對所有CMOS單電源軌至軌輸入 (RRI) 運放來說都是一個問題。
圖5.3 單電源、大電流緩沖器指標 圖字： 指標： 單電源（4.5V統一增益緩沖器 VIN=2.1V 至4.1V RL=300Ω到820Ω IOUT MAX=13.6mA→（4.1V/300Ω） 小信號帶寬100kHz 大信號擺動速率1V/μs -40°C <工作溫度<+125°C 在運放的共模范圍內不能有交叉失真 對于軌至軌輸入運放，傳統的解決方案是將N溝道和P溝道MOSFET并聯使用來實現軌以外的擺動。問題是這里存在著一個過渡區，如圖5.4所示，此處兩對晶體管都是打開。在此區域，PSR、CMR、偏移電壓及偏移漂移都與通常情況不同。現代解決方法采用正在申請專利的低噪聲電荷泵浦技術，來避免使用傳統技術中的并聯N溝道與P溝道MOSFET。這樣就能消除偏移量被打亂的過渡區。在整個共模范圍內，OPA363 和 OPA364 均有線性偏移。上面給出的典型曲線是對1.8V電源來說的。當電源電壓升到 +5V時，VOS的變化及非線性特性將變得更差。因此，為獲得共模輸入電壓下最好的線性度，我們將采用OPA364。
圖5.4：單電源、RRI運放VOS比共模輸入電壓關系曲線 圖字：競爭產品、共模電壓（V） 圖5.5 給出了OPA364 的一些關鍵指標：
圖5.5：OPA364 關鍵指標 圖字：OPA364 RRIO 運放 電源電壓：1.8V 至5.5V 溫度范圍：-40°C 至+125°C 共模電壓范圍：(V-)-0.1V 至 (V+)+0.1V 擺動速率：5V/μs 增益帶寬：7MHz 輸出電壓擺動與輸出電流之間的關系、輸出電壓（V）、輸出電流（mA） 設計拓撲： 既然我們知道我們所擁有的電壓空間很少，那么讓我們使用雙極型晶體管而不是MOSFET，因為雙極型晶體管的Vbe 大約為0.65V，而MOSFET 的柵－源電壓可能為2V 或更大。此外，讓我們使用如圖5.6 所示的射極跟隨器結構。由于將超出電壓空間，因此，如圖5.6 所示，在任何溫度下都無法使用射極跟隨器結構，且在 -40°C 溫度上情況最差。
圖5.6：使用射極跟隨器？–– 容易穩定！ 圖字：基極和發射極導通電壓與集電極電流關系 、VBE(ON)-基極和發射極導通電壓 (V)、IC-集電極電流 (mA)。 讓我們先保留雙極型晶體管，因為我們還是只有很少的電壓空間。但讓我們把晶體管變成一個PNP 型，如圖5.7所示。現在我們看圖5.7 所示的拓撲結構時覺得它看起來有點奇怪。乍一看，我們可能認為它似乎像使用了正反饋而且即將產生振蕩！但經過進一步檢查后我們會發現，事實上通過T1 我們獲得了一個180 度的反相。我們可以直觀地看到隨著U1 輸出的降低，更多的基極電流被驅動流過T1 的基極，這將導致更多的電流流入T1 的集電極并流過負載RL。然后這又會導致VOUT 增加。因此U1 輸出的降低將導致VOUT 的增加。由于這個反相，我們的電路拓撲將用負輸入U1 來作為輸入，而將正輸入U1 作為反饋點。 我們將增加一個R1 來限制 OPA364 在啟動或瞬態條件下所需的最大瞬態或直流電流。R1 還將運放的輸出與晶體管T1的寄生電容進行隔離，這樣就提供了一個地方，如果需要的話可方便地加入穩定性網絡。
圖5.7：基本緩沖放大器電路拓撲 圖字：選擇PNP 晶體管以得到靠近電源軌的擺動及大電流 要求反饋至運放+由于通過晶體管反相的輸入 選擇OPA364 避免共模交叉失真 假定最小 VOA =0.1V 選擇R1 來限制流入OPA364 輸出端的最大Ib 值 最大Ib =4.7V/500 歐姆 =9.4mA：一個合理值 R1 也提供了VOA 和T1 基極之間的“隔離” R1 還使我們有潛在地方來加入穩定性網絡 圖5.8 詳細給出了我們所需要的有關T1——2N3906 PNP 晶體管的一些關鍵參數。
圖5.8: T1-2N3906 關鍵參數 圖字：開通特性 直流電流增益、集電極-發射極飽和電壓、基極-發射極飽和電壓 1/β 分析： 現在我們開始對緩沖器電路進行穩定性分析。首先，圖5.9 詳細給出了直流1/β 項的計算。假設T1 擁有hfe =200 的電流增益，300Ω負載需要從緩沖器電路上得到4.1V 上的13.67mA 電流。這意味著T1 處的基極電流將需要68.35uA。假設T1 的壓降Vbe 為0.7V，我們將看到VOA 將需要4.2658V 電壓來提供T1 所需的基極電流。如圖5.9 所示，這意味著OPA364 的輸出電壓若有0.0342V 的變化，將導致13.67mA 的電流流入RL。因此，我們可以計算在此電路中與電壓有關的β 項，得到的計算值為119.88。對直流1/β，這意味著 -41.5dB 的值。對大多數運放電路而言，1/β 通常是一個正數，但我們所開發的技術仍然有效，并使我們能分析此電路拓撲。通過在運放電路的反饋路徑中增加增益，我們就得到了一個負的1/β 值。我們知道，在晶體管T1 中有寄生電容，我們猜測它可能會在反饋路徑中引入幾個高頻極點——亦即1/β 曲線上的零點。但無論是從器件數據資料來看，還是經過和經驗豐富的IC 設計者就如何在環路分析中方便地確定電容的影響進行長時間討論以后，這一點也并不十分明顯。因此我們將獲取制造商的SPICE 晶體管模型，并用Tina SPICE 仿真來為我們演示它們應位于何處。
圖5.9：什么是直流1/β？ 圖字：我們知道在某些地方會有一些高頻極點（由于T1 的寄生電容），但我們不能確定在哪里？ 圖5.10顯示我們如何用Tina SPICE電路來尋找可能出現的高頻極點。請注意，我們使用了一個直流電壓V1，它設置了我們的直流工作點，這樣晶體管T1就在其實際工作點附近被偏置。這能保證我們能獲得適當的交流分析結果。
圖5.10：“高頻極點在哪里？”電路 圖字：Aol=VOA/(VOUT-VM) 1/Beta=Vloop/VOUT 環路增益=VOA/Vloop 圖5.11 給出了我們尋找高頻極點的仿真結果。我們注意到，對RL = 300Ω 來說直流1/β 值為 -30.89dB。我們用一階分析得到的預測值為 -41.5dB。如同實際的結果，仿真結果也依賴于實際使用的晶體管。對于RL = 820Ω，仿真結果表明直流1/β 值為 -39.6dB。我們確實希望β 值會隨負載的增加而增加（1/β 值降低）。VOUT 保持不變，但負載增加時IOUT 減少，因此基極電流變小，ΔVOA 也變小。這就說明，將β 設為較大值（1/β 設為較值）時VOUT /ΔVOA 將變大（負dB 數量級更大）。我們看到高頻極點在大約736kHz 處。為便于使用一階分析，我們取直流 1/β 值為 -40dB 而高頻極點為1MHz。根據我們關于穩定性的一階閉合速度準則，我們發現電流緩沖電路是不穩定的（fcl 處的閉合速度為40dB/Decade）！
圖5.11：找到高頻極點！ 作為對我們的不穩定性預測的快速驗證，我們對如圖5.12 所示的現有緩沖器電路做了一個Tina 瞬態分析，這類似于我們的實際穩定性測試。如圖5.13 所示，我們發現它振蕩得很嚴重！
圖5.12：瞬態分析電路 –––– 緩沖器拓撲w/o 補償
圖5.13：瞬態分析結果 –––– 緩沖器拓撲w/o 補償 我們在實驗室建成了緩沖器拓撲w/o補償結構，以100Hz方波激勵的結果如圖5.14所示。現在，通過預計電路的不穩定性，我們“閉合了環路”。通過用一階分析預測，再用Tina SPICE仿真，最后在實際電路中證明這個電路如同預計的一樣，是不穩定的。振蕩的準確頻率與SPICE 仿真結果并不相同，這是因為使用了別的晶體管來代替T1，就算實驗室有2N3906 可用的話，也無法得到2N3906 在 SPICE 模型中所具有的確切參數。
圖5.14：“實際瞬態穩定性測試結果” –––– 緩沖器拓撲 w/o 補償 為進一步進行我們的一階穩定性分析，我們需要從數據資料中找到OPA364 的Aol 曲線，曲線如圖5.15 所示。
圖5.15：OPA364 數據資料Aol 曲線 圖字（上下、左右）：開環增益/相位與頻率關系、電壓增益（dB）、相位 (°)、頻率 (Hz)。 |
