高速電路的信號完整性分析

發布時間：2010-3-8 20:20 發布者：李寬

關鍵詞：電路 , 信號

摘要：介紹了高速PCB設計中的信號完整性概念以及破壞信號完整性的原因!從理論和計算的層面上分析了高速電路設計中反射和串擾的形成原因!并介紹了IBIS仿真。

隨著半導體技術和深壓微米工藝的不斷發展，IC的開關速度目前已經從幾十MHz 增加到幾百MHz，甚至達到幾GHz 在高速PCB設計中，工程師經常會碰到誤觸發、阻尼振蕩、過沖、欠沖、串擾等信號完整性問題。本文將探討它們的形成原因、計算方法以及如何采用IBIS仿真方法解決這些問題。

下載全文：

高速電路的信號完整性分析.pdf (199.69 KB)

本文地址：http://www.4huy16.com/thread-9091-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。