|
如圖所示為具有奇次和偶次分頻的分頻電路。 該電路可進行2～32(包括奇次和偶次)分頻。同步計數(shù)器SN74193的計數(shù)輸入是由多路調(diào)制器SN74153的輸出1Y供給，計數(shù)器的“借位”輸出除驅(qū)動觸發(fā)器SN7476外，還作為SN74193的寄存輸入脈沖。五位二進制數(shù)加在D0、D1、D2、D3、D4輸入端，由它確定分頻系數(shù)(2～32)。其中，D0是最低位。當(dāng)D0=1時，多路調(diào)制器輸出脈沖的相位則根據(jù)觸發(fā)器的狀態(tài)確定。觸發(fā)器Q輸出為“0”時，多路調(diào)制器的輸出與鐘脈沖同相；觸發(fā)器Q輸出為“1”時，多路調(diào)制器的輸出與鐘脈沖反相。計數(shù)器翻轉(zhuǎn)是和鐘脈沖下降沿符合。因為D0是加在多路調(diào)制器的控制輸入端，所以分頻數(shù)N為偶次時，加在D1、D2、D3、D4輸入端的數(shù)為N/2；分頻數(shù)N為奇數(shù)時，則為(N-1)/2。 該電路的最高工作頻率取決于計數(shù)器的寄存時間及觸發(fā)器、多路調(diào)制器和計數(shù)器的延遲時間。鐘脈沖的周期Tc必須滿足下式： Tc＞Db Df Dm和DL＜Tc/2 其中Db:“借位”輸出脈沖寬度; Df:觸發(fā)器延遲時間; Dm:多路調(diào)制器延遲時間; DL:計數(shù)器的寄存指令延遲時間。 當(dāng)N為奇數(shù)時，電容C可以防止尖脈沖觸發(fā)計數(shù)器，造成假觸發(fā)。 |
