|
鑒于SoC設計通常被創建用于ASIC的技術實現，因此這就為在一個或多個FPGA器件上進行實施提出了具體的挑戰。新思科技(Synopsys)和賽靈思(Xilinx)日前宣布推出《基于FPGA的原型方法手冊》一書(FPMM)，希望通過將來自BBC研發、Design of System on Silicon S.A. (DS2)、Freescale、LSI、NVIDIA、ST、TI工程師團隊的寶貴設計和驗證專業知識匯聚成冊，不僅能夠幫助原型技術新手，甚至是富有經驗的團隊和項目領導者，對在FPGA硬件上成功實現ASIC設計原型時所面臨的挑戰和解決方案做出概述和總結。 Synopsys公司解決方案營銷總監David Park介紹說，FPMM涵蓋了基于FPGA原型開發的所有方面，包括了解原型技術的挑戰和好處、在FPGA上實施SoC設計，以及最后用于軟件和硬件驗證 。 得注意的是，除了從通過組建定制板進行虛擬原型，到購買完整的原型系統對原型技術選擇范圍進行全面評述外，本書還概括出一種叫做“為原型設計”(Design-for-Prototyping)的方法。David Park認為，該方法為原型設計將基于FPGA的原型無縫集成到ASIC/SoC項目上，這樣設計能夠更加容易地進行實現，從而能夠最早地向終端用戶提供產品。通過連接到虛擬原型這樣的系統級工具，這種方法為更早期的軟件開發和項目進行首次軟硬件集成時的關鍵后期階段時提供了更高生產效能。 該公司還同時宣布，其HAPS-600基于高容量FPGA的原型驗證解決方案也同期進入市場。來自Synopsys的消息稱，這將是其HAPS系列基于FPGA原型驗證系統中容量最高的一款產品。通過將系統擴展到高達8100萬ASIC門的容量，從而確保了各種更大SoC項目的早期軟件開發。與HAPS-60系列產品相似，HAPS-600系列基于Xilinx的Virtex-6 LX760 FPGA器件，可提供最高達200MHz的性能。 HAPS系列提供了一種集成化和可擴展的硬件加軟件解決方案，硬件和軟件設計團隊可通過這種解決方案進行軟件開發和驗證SoC硬件，從而確保在流片之前進行硬件/軟件集成。通過HAPS-600系列的高度自動化軟件流程，設計師們能夠縮短初始周轉時間和減少隨后的重復工作。該軟件流程采用Synopsys獲得專利的可編程開關布線技術，涵蓋了從ASIC RTL編碼到基于FPGA原型驗證的各個過程。 與HAPS-60系列一樣，HAPS-600系列還包括本地集成的通用多源總線(UMRBus)，其協同仿真功能可使用戶簡化系統生成。采用SCE-MI 2.0基于事務的驗證方法，UMRBus還加速了系統級驗證，并可鏈接到Synopsys虛擬原型解決方案。此外，HAPS-600提供了增強的設計可視性，從而縮短了調試時間，同時還提供了遠程原型管理來為分布在全球的團隊提升了生產力。設計團隊還受益于HAPS-600系列所支持的Synopsys DesignWare IP，這可確保設計中使用的同樣IP代碼也適用于基于FPGA的原型系統中。 |
