国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

PCB技術指南之反射信號

發布時間:2020-7-25 17:47    發布者:JLCS


    如果一根走線沒有被正確終結(終端匹配),那么來自于驅動端的信號脈沖在接收端被反射,從而引發不預期效應,使信號輪廓失真。當失真變形非常顯著時可導致多種錯誤,引起設計失敗。同時,失真變形的信號對噪聲的敏感性增加了,也會引起設計失敗。如果上述情況沒有被足夠考慮,EMI將顯著增加,這就不單單影響自身設計結果,還會造成整個系統的失敗。

    反射信號產生的主要原因:過長的走線;未被匹配終結的傳輸線,過量電容電感以及阻抗失配。  

5.2 延時和時序錯誤

    信號延時和時序錯誤表現為:信號在邏輯電平的高與低門限之間變化時保持一段時間信號不跳變。過多的信號延時可能導致時序錯誤和器件功能的混亂。

  通常在有多個接收端時會出現問題。電路設計師必須確定最壞情況下的時間延時以確保設計的正確性。信號延時產生的原因:驅動過載,走線過長。  

5.3 多次跨越邏輯電平門限錯誤

    信號在跳變的過程中可能多次跨越邏輯電平門限從而導致這一類型的錯誤。多次跨越邏輯電平門限錯誤是信號振蕩的一種特殊的形式,即信號的振蕩發生在邏輯電平門限附近,多次跨越邏輯電平門限會導致邏輯功能紊亂。反射信號產生的原因:過長的走線,未被終結的傳輸線,過量電容或電感以及阻抗失配。  


決戰四層板, 只要30元

1)長寬在5CM以內打樣5片 僅需:30元/款全國包郵!

2)長寬在5-10CM以內打樣5片僅需:50元/款全國包郵!

更多優惠詳情參閱:http://www.jlc.com/s;TEL:18681569485  


本文地址:http://www.4huy16.com/thread-597650-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
jxnc6668 發表于 2020-8-10 08:57:34
謝謝分享
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • Microchip第22屆中國技術精英年會上海首站開幕
  • 常見深度學習模型介紹及應用培訓教程
  • “芯”光璀璨,鵬城共賞——2025 Microchip中國技術精英年會深圳站回顧
  • 技術熱潮席卷三城,2025 Microchip中國技術精英年會圓滿收官!
  • 貿澤電子(Mouser)專區
關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表