|
勇敢的芯伴你玩轉Altera FPGA連載69：LCD基本驅動實例 特權同學，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1i5LMUUD 
LCD的接口時序波形如圖8.63所示。VSYNC是場同步信號，低電平有效，從時序圖可以看出，VSYNC是每一場（即也可以理解為每送一幅完整圖像）的同步信號；與此類似，HSYNC是行同步信號，也是在每一行數據傳輸的開始產生幾個時鐘周期的低脈沖。這兩個信號用于同步當前的數據信號，根據固定的脈沖約定，我們在某些時鐘上升沿前將圖像數據送到數據總線上供LCD內部鎖存。
圖8.63 LCD驅動時序波形 如表8.11所示，這是LCD時序圖中對應的時間參數。 表8.11 LCD驅動時序參數表
如圖8.64所示，本實例除了SF-CY4開發板，還需要SF-LCD子板用于連接3.5寸320*240的真彩色液晶屏。FPGA內部產生32級紅色的ColorBar以及LCD時序用于驅動顯示。
圖8.64 LCD實例功能框圖 LCD的驅動大體如圖8.65所示。
圖8.65 LCD驅動控制邏輯功能框圖 本實例模塊劃分如圖8.66所示。
圖8.66 LCD實例模塊層次
圖8.68 LCD裝配圖 |
