|
勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載69：LCD基本驅(qū)動(dòng)實(shí)例 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1i5LMUUD 
LCD的接口時(shí)序波形如圖8.63所示。VSYNC是場(chǎng)同步信號(hào)，低電平有效，從時(shí)序圖可以看出，VSYNC是每一場(chǎng)（即也可以理解為每送一幅完整圖像）的同步信號(hào)；與此類似，HSYNC是行同步信號(hào)，也是在每一行數(shù)據(jù)傳輸?shù)拈_(kāi)始產(chǎn)生幾個(gè)時(shí)鐘周期的低脈沖。這兩個(gè)信號(hào)用于同步當(dāng)前的數(shù)據(jù)信號(hào)，根據(jù)固定的脈沖約定，我們?cè)谀承⿻r(shí)鐘上升沿前將圖像數(shù)據(jù)送到數(shù)據(jù)總線上供LCD內(nèi)部鎖存。
圖8.63 LCD驅(qū)動(dòng)時(shí)序波形 如表8.11所示，這是LCD時(shí)序圖中對(duì)應(yīng)的時(shí)間參數(shù)。 表8.11 LCD驅(qū)動(dòng)時(shí)序參數(shù)表
如圖8.64所示，本實(shí)例除了SF-CY4開(kāi)發(fā)板，還需要SF-LCD子板用于連接3.5寸320*240的真彩色液晶屏。FPGA內(nèi)部產(chǎn)生32級(jí)紅色的ColorBar以及LCD時(shí)序用于驅(qū)動(dòng)顯示。
圖8.64 LCD實(shí)例功能框圖 LCD的驅(qū)動(dòng)大體如圖8.65所示。
圖8.65 LCD驅(qū)動(dòng)控制邏輯功能框圖 本實(shí)例模塊劃分如圖8.66所示。
圖8.66 LCD實(shí)例模塊層次
圖8.68 LCD裝配圖 |
