国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

勇敢的芯伴你玩轉Altera FPGA連載66：SRAM讀寫測試

發布時間：2018-5-3 21:09    發布者：rousong1989
勇敢的芯伴你玩轉Altera FPGA連載66：SRAM讀寫測試
特權同學，版權所有
配套例程和更多資料下載鏈接：
http://pan.baidu.com/s/1i5LMUUD
         存儲器鋪天蓋地，并且是各個大小計算機系統（包括嵌入式系統）必不可少的部分。可以毫不夸張的講，有數據傳輸處理的地方必定有存儲器，不管是CPU內嵌的或外掛的，在做代碼存儲或程序運行的時候也必定少不了它。而本節的實驗對象SRAM（Static RAM）是一種異步傳輸的易失存儲器，它讀寫傳輸較快，控制時序也不復雜，因此目前有著非常廣泛的應用。
你找來任何一顆SRAM芯片的datasheet，會發現它們的時序操作大同小異，在這里總結一些它們共性的東西，也提一些用Verilog簡單的快速操作SRAM的技巧。SRAM內部的結構如圖8.34所示，要訪問實際的Momory區域，FPGA必須送地址（A0-A14）和控制信號（CE#\OE#\WE#），SRAM內部有與此對應的地址譯碼（decoder）和控制處理電路（control circuit）。這樣，數據總線（I/O0-I/O7）上的數據就可以相應的讀或寫了。
圖8.34 SRAM功能框圖
         這里就以本實驗使用的IS62LV256-45U為例進行說明。其管腳定義如表8.3所示。
表8.3 SRAM接口定義
  
序號
  
管腳
方向
描述
1
A0-A14
Input
地址總線。
2
CEn
Input
芯片使能輸入，低有效。
3
OEn
Input
輸出使能輸入，低有效。
4
WEn
Input
寫使能輸入，低有效。
5
I/O0-I/O7
Inout
數據輸入/輸出總線。
6
VCC
Input
電源。
7
GND
Input
數字地。
本設計的硬件原理圖如圖8.35所示。
圖8.35 SRAM接口
對于SRAM的讀操作時序，其波形如圖8.36所示。
圖8.36 SRAM讀時序
對于SRAM的寫操作時序，其波形如圖8.37所示。
圖8.37 SRAM寫時序
具體操作是這樣的，要寫數據時，（這里是相對于用FPGA操作SRAM而言的，軟件讀寫可能有時間順序的問題需要注意），比較高效率的操作是送數據和地址，把CE#和WE#拉低。然后延時file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image012.gif時間再把CE#和WE#拉高，這時就把數據寫入了相應地址了，就這么簡單。讀數據就更簡單了，只要把需要讀出的地址放到SRAM的地址總線上，把CE#和OE#拉低，然后延時file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image014.gif時間后就可以讀出數據了。時序圖中列出的相關時間參數如表8.4所示。
表8.4 SRAM讀寫時序表
  
參數
  
定義
最小值（ns）
最大值（ns）
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image016.gif
讀操作周期時間。
70
—
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image018.gif
數據輸出保持時間。
2
—
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image014.gif
地址訪問時間。
—
70
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image012.gif
寫操作周期時間。
70
—
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image022.gif
地址建立時間。
0
—
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image024.gif
寫結束后地址保持時間。
0
—
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image026.gif
WEn信號有效脈沖寬度。
55
—
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image028.gif
寫結束前的數據建立時間。
30
—
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image030.gif
寫結束后的數據保持時間。
0
—
         如圖8.38所示，本實例每秒鐘定時進行一個SRAM地址的讀和寫操作。讀寫數據比對后，通過D2 LED狀態進行指示。與此同時，也可以通過SignalTap II在Quartus II中查看當前操作的SRAM讀寫時序。
圖8.38 SRAM實例功能框圖
該實例的工程模塊劃分層次如圖8.39所示。
圖8.39 SRAM實例模塊層次

本文地址：http://www.4huy16.com/thread-525339-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • 常見深度學習模型介紹及應用培訓教程
  • 電動兩輪車設計生態系統
  • “芯”光璀璨，鵬城共賞——2025 Microchip中國技術精英年會深圳站回顧
  • 技術熱潮席卷三城，2025 Microchip中國技術精英年會圓滿收官！
  • 貿澤電子(Mouser)專區
關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表