fpga鬧鐘程序_fpga時鐘模塊應用_明德揚資料

發布時間：2017-8-2 16:58 發布者：mdykj33

關鍵詞：鬧鐘程序 , fpga鬧鐘 , verilog鬧鐘設計 , 鬧鐘設計 , 時鐘模塊

工程說明

本工程包括矩陣鍵盤和數碼管顯示模塊，共同實現一個帶有鬧鐘功能、可設置時間的數字時鐘。

案例補充說明

我們通過建立四個清晰直觀的模塊（數碼管顯示模塊，矩陣鍵盤掃描模塊，時鐘計數模塊，鬧鐘設定模塊），以及建立完善的信號列表和運用verilog語言編寫簡潔流暢的代碼，實現電子鬧鐘時、分、秒計時以及設置、修改、重置等功能。

文檔代碼說明

至簡設計法--鬧鐘.rar (175.45 KB)

本文地址：http://www.4huy16.com/thread-454064-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。