国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

查看: 2622|回復(fù): 1
打印 上一主題 下一主題

FPGA需要掌握的知識

[復(fù)制鏈接]
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2017-4-5 19:48:58 | 只看該作者 回帖獎勵 |倒序?yàn)g覽 |閱讀模式
1.Verilog語言及其于硬件電路之間的關(guān)系。
2.器件結(jié)構(gòu)(最好熟練掌握Spartan3,Vertix4系列的器件結(jié)構(gòu),及其資源于Verilog行為描述方法的關(guān)系。)。
3.開發(fā)工具(熟練掌握Synplify,Quartus,ISE,Modelsim)。
4.數(shù)字電路(組合電路,觸發(fā)器,特別是D觸發(fā)器構(gòu)成分頻器,奇數(shù)倍分頻占空比為50%,時(shí)序電路,并且能用Verilog語言描敘。)。
5.熟悉FPGA設(shè)計(jì)流程(仿真,綜合,布局布線,時(shí)序分析)。
6.熟練掌握資源估算(特別是slice,lut,ram等資源的估算)。
7.同步設(shè)計(jì)原理。
8.熟練掌握基本概念(如建立時(shí)間,保持時(shí)間,流量(即所做FPGA設(shè)計(jì)的波特率)計(jì)算,延遲時(shí)間計(jì)算(所做FPGA設(shè)計(jì)),競爭冒險(xiǎn),消除毛刺的方法等等)。
9.具備具體設(shè)計(jì)經(jīng)驗(yàn)(對應(yīng)屆生而言如畢業(yè)設(shè)計(jì))。
10.良好的設(shè)計(jì)思路(流水線設(shè)計(jì)即熟稱打拍子,在速率資源功耗之間的折中考慮)。
一個(gè)合格的FPGA工程師至少在以下三個(gè)方面的一個(gè)非常熟悉:
1.嵌入式應(yīng)用
2.DSP應(yīng)用
3.高速收發(fā)器應(yīng)用


沙發(fā)
發(fā)表于 2017-10-27 16:36:50 | 只看該作者
你是否有以下情況:
1. 一點(diǎn)小問題就卡住學(xué)習(xí)進(jìn)程,浪費(fèi)了寶貴的學(xué)習(xí)時(shí)間?!!
2. 花了大量時(shí)間自學(xué),學(xué)了一大堆,卻不知道有沒有用?!!
3.能看懂別人的代碼,到自己設(shè)計(jì)時(shí)卻不知道先從哪里下手?!!
4.找不到工作,面試難?!!看別人有10K+薪水,而自己只有幾K?!!
不要猶豫了,趕緊來報(bào)班培訓(xùn)吧,自學(xué)沒個(gè)幾年根本達(dá)不到就業(yè)水平,時(shí)間就是金錢,早掌握早賺錢。
明德?lián)P專業(yè)FPGA培訓(xùn),帶你擺脫上面的四種情況,一對一輔導(dǎo)教學(xué),您完全掌握了老師才開始下一個(gè)知識點(diǎn)的教學(xué),不用擔(dān)心大班教學(xué)跟不上其他學(xué)員進(jìn)度,明德?lián)P承諾能真正讓你擁有獨(dú)立完成任意FPGA項(xiàng)目的能力
就業(yè)班:10800
周末班:7999
網(wǎng)絡(luò)班(線上真人教學(xué)):5999
20000以下找對手,歡迎對比,了解更多請Q我821219077,竭誠為您服務(wù)。

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權(quán)所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復(fù) 返回頂部 返回列表