原創｜高速信號PCB設計處理的通用原則

發布時間：2017-2-7 09:38 發布者：板兒妹0517

通用的高速信號PCB設計處理原則有：
（1）層面的選擇：處理高速信號優先選擇兩邊是GND的層面處理
（2）處理時要優先考慮高速信號的總長
（3）高速信號Via數量的限制：高速信號允許換一次層，換層時加GND VIA如圖

（4）如果高速信號在連接器有一端信號沒有與GND 相鄰PIN時，設計時應加GND VIA 如下圖：

[size=0.83em]b.png (15.04 KB, 下載次數: 0)
下載附件 [url=]保存到相冊[/url]

[color=rgb(153, 153, 153) !important]60 秒前上傳

（5）高速信號在連接器內的走線要求：在連接器內走線要中心出線。
（6）高速信號應設置不耦合長度及本對信號的長度誤差，在做長度誤差時須考慮是否要加PIN DELAY
（7）高速信號處理時盡量收發走在不同層，如果空間有限，需收發同層時，應加大收發信號的距離
（8）高速信號離12V 要有180 MIL的間距要求，距離時鐘信號65mil間距
更多技術干貨請關注快點PCB學院公眾號

本文地址：http://www.4huy16.com/thread-352572-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。