|
常見的片內濾波器的設計帶寬都上兆赫茲，而幾十千赫茲帶寬的濾波器大多采用片外無源器件來實現。原因是低頻濾波器的時間常數巨大，在芯片內占據大量的芯片面積。 在片內實現巨大時間常數的通常辦法是采取大電阻小電容結合方式。因為大電阻可利用開關電容技術來實現。以前采用開關電容技術實現的濾波器有兩個明顯缺陷：其一是開關電容在信號通路中會引入大量噪聲，從而直接導致濾波器的線性度不高；其二是開關電容的時鐘頻率必須和后續的ADC頻率嚴格一致，否則會導致丟碼。 本文仍采用開關電容技術，但不放在信號通路中，而是將其放到控制電路中。其主通路中的電阻采用R-MOS結構，阻值可由控制電路精確調節。這樣既利用了開關電容可精確實現大電阻的功能，也消除了前面提到的2個缺陷，故可實現連續時間濾波器較高的線性度。 1 濾波器結構 該濾波器的整體結構如圖1所示。圖中， 為了降低電路的復雜度。圖l中的所有電阻均采用同一阻值，這樣，整個濾波器只需要一個控 由于該電阻的值隨PVT的變化很大，因此，為了使濾波器的頻響特性不受PVT變化的影響，則要求電阻值不隨PVT變化。為此，需要討論如何保證電阻值不隨PVT改變而改變。 2 精確電阻處理 電阻由控制電路部分實現，其控制電路結構如圖2所示。其中開關S1和S2可由兩相不交疊時鐘φ1和φ2分別控制，以對電容進行周期性充放電，從而使等效電阻 ；MOS管M工作在線性區，其電阻如下： RM和R可得到Ri的值。當Ri＞Req，積分器呈正積分特性，運放的輸出電壓增大，VGS變大，RM變小，Ri變小；同理，當Ri 其中，T是時鐘周期，Ci為積分電容，C為等效電阻電容。為了提高電容匹配度，C和Ci應采用同一單位電容組合，這樣，式(3)可變為： 圖4所示為濾波器的線性度測試結果，它的輸入為間隔10 kHz的兩個帶內單頻點信號，信號幅度為500 mVpp，輸出用示波器檢測。線性度測試結果為43 dB，可見，這種設計方案具有很高的線性度。 4 結束語 由于本文所設計的濾波器的時間常數只跟頻率和電容比值有關。因此只要改變時鐘頻率，就可以改變濾波器的中心頻率。另外，利用本文的方法，還可以將濾波器做在芯片里面，這樣，采用開關電容技術，其芯片的面積只需增加很小一部分。目前，本芯片已在SMIC0.18μm工藝下已開始流片量產。 |
