|
時(shí)序邏輯電路其任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而且還與過去各時(shí)刻的輸入有關(guān)。常見的時(shí)序邏輯電路有觸發(fā)器、計(jì)數(shù)器、寄存器等。由于時(shí)序邏輯電路具有存儲或記憶的功能，檢修起來就比較復(fù)雜。 帶有時(shí)序邏輯電路的數(shù)字電路主要故障分析： 1. 時(shí)鐘：時(shí)鐘是整個(gè)系統(tǒng)的同步信號，當(dāng)時(shí)鐘出現(xiàn)故障時(shí)會(huì)帶來整體的功能故障。時(shí)鐘脈沖丟失會(huì)導(dǎo)致系統(tǒng)數(shù)據(jù)總線、地址總線或控制總線沒有動(dòng)作。時(shí)鐘脈沖的速率、振幅、寬度、形狀及相位發(fā)生變化均可能引發(fā)故障。 2. 復(fù)位：含有微處理器(MPU)的設(shè)備，即使是最小系統(tǒng)，一般都具有復(fù)位功能。復(fù)位脈沖在系統(tǒng)上電時(shí)加載到MPU上，或在特定情況下使程序回到最初狀態(tài)(例如，看門狗Watchdog程序)。當(dāng)復(fù)位脈沖不能發(fā)生、信號過窄、信號幅度不對、轉(zhuǎn)換中有干擾或轉(zhuǎn)換太慢時(shí)，程序就可能在錯(cuò)誤的地址啟動(dòng)，導(dǎo)致程序混亂。 3. 總線：總線傳遞指令系列和控制事件，一般有地址總線、數(shù)據(jù)總線和控制總線。當(dāng)總線即使只有一位發(fā)生錯(cuò)誤時(shí)，也會(huì)嚴(yán)重影響系統(tǒng)功能，出現(xiàn)錯(cuò)誤尋址、錯(cuò)誤數(shù)據(jù)或錯(cuò)誤操作等。總線錯(cuò)誤可能發(fā)生在總線驅(qū)動(dòng)器中，也可能發(fā)生在接收數(shù)據(jù)位的其它元件中。 4. 中斷：帶微處理器(MPU)的系統(tǒng)一般都能夠響應(yīng)中斷信號或設(shè)備請求，產(chǎn)生控制邏輯，以暫時(shí)中斷程序執(zhí)行，轉(zhuǎn)到特殊程序，為中斷設(shè)備服務(wù)，然后自動(dòng)回到主程序。中斷錯(cuò)誤主要是中斷線路粘附(此時(shí)系統(tǒng)操作非常緩慢)或受到干擾(系統(tǒng)錯(cuò)誤響應(yīng)中斷請求)。 5. 信號衰減和畸變：長的并行總線和控制線可能會(huì)發(fā)生交互串?dāng)_和傳輸線故障，表現(xiàn)為相鄰的信號線出現(xiàn)尖峰脈沖(交互串?dāng)_)，或驅(qū)動(dòng)線上形成減幅振蕩(相當(dāng)于邏輯電平的多次轉(zhuǎn)換)，從而可能加入錯(cuò)誤數(shù)據(jù)或控制信號。發(fā)生信號衰減的可能原因比較多，常見的有高濕度環(huán)境、長的傳輸線、高速率轉(zhuǎn)換等。而大的電子干擾源會(huì)產(chǎn)生電磁干擾(EMI)，導(dǎo)致信號畸變，引起電路的功能紊亂。 時(shí)序邏輯電路是指任意時(shí)刻的輸出狀態(tài)不僅與該時(shí)刻的輸入信號狀態(tài)有關(guān)，而且還與信號作用前電路的狀態(tài)有關(guān)。因此，在電路結(jié)構(gòu)上，必定含有具有記憶功能的存儲電路。 時(shí)序邏輯電路的分析是指給出時(shí)序電路的邏輯圖，求解該電路邏輯功能的過程。同步時(shí)序電路的一般分析方法和步驟見下圖所示。 |
