|
Xilinx FPGA入門(mén)連載64：基于數(shù)碼管顯示的RTC讀取 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： 
如圖所示，本實(shí)例通過(guò)IIC接口定時(shí)讀取RTC中的分、秒寄存器，將分、秒數(shù)據(jù)分別顯示在數(shù)碼管的高2位和低2位。
本實(shí)例模塊劃分如圖所示。
● Seg7.v模塊產(chǎn)生數(shù)碼管顯示驅(qū)動(dòng)。 ● Iic_controller.v模塊產(chǎn)生IIC讀寫(xiě)的時(shí)序。 ● Rtc_controller.v模塊產(chǎn)生RTC寄存器的讀寫(xiě)控制，將讀寫(xiě)信號(hào)連接到iic_controller.v模塊實(shí)現(xiàn)底層的讀寫(xiě)。 ● Rtc_top.v模塊銜接iic_controller.v模塊和rtc_controller.v模塊。 連接好下載線，給SP6開(kāi)發(fā)板供電（供電的同時(shí)也連接好了UART）。 打開(kāi)ISE，進(jìn)入iMPACT下載界面，將本實(shí)例工程下的sp6.bit文件燒錄到FPGA中在線運(yùn)行。 此時(shí)我們可以看到數(shù)碼管顯示RTC芯片中的分、秒信息，分、秒遞增的速度和我們實(shí)際的秒是同步的。 |
