|
Xilinx FPGA入門連載59：FPGA 片內ROM FIFO RAM聯合實例之功能概述 特權同學，版權所有 配套例程和更多資料下載鏈接： 
該工程實例內部系統功能框圖如圖所示。我們通過IP核分別例化了ROM、FIFO和RAM，ROM有預存儲的數據可供讀取，將其放入FIFO中，隨后再讀出送到RAM供讀取。通過ISE集成的在線邏輯分析儀chipscope，我們可以觀察FPGA片內ROM、FIFO和RAM的讀寫時序，也可以只比較ROM預存儲的數據和RAM最后讀出的數據，確認整個讀寫緩存過程中，數據的一致性是否實現。
本實例工程模塊層次如圖所示。
● Pll_controller.v模塊產生FPGA內部所需時鐘信號。 ● onchip_mem_test.v模塊例化FPGA片內ROM、FIFO和RAM，并產生這些片內存儲器之間進行數據交互所必須的控制信號。 ● Chipscope_debug.cdc模塊引出ROM、FIFO和RAM的讀寫控制信號和地址、數據總線，通過chipscope在ISE中在線查看其讀寫時序。 |
