|
Xilinx FPGA入門連載55：FPGA 片內(nèi)異步FIFO實例之功能概述 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： 
該工程實例內(nèi)部系統(tǒng)功能框圖如圖所示。我們通過IP核例化一個異步FIFO，這個FIFO的讀寫時鐘頻率不同，并且讀寫位寬也不同。定時對這個異步FIFO寫入數(shù)據(jù)，然后再讀出所有數(shù)據(jù)。通過ISE集成的在線邏輯分析儀chipscope，我們可以觀察FPGA片內(nèi)異步FIFO的讀寫時序。
本實例工程模塊層次如圖所示。
● Pll_controller.v模塊產(chǎn)生FPGA內(nèi)部所需時鐘信號。 ● fifo_test.v模塊例化FPGA片內(nèi)FIFO，并產(chǎn)生FPGA片內(nèi)FIFO讀寫控制信號和寫入數(shù)據(jù)，定時讀出FIFO中的數(shù)據(jù)。 ● Chipscope_debug.cdc模塊引出FIFO的讀寫控制信號和地址、數(shù)據(jù)總線，通過chipscope在ISE中在線查看FIFO的讀寫時序。 |
