|
Xilinx FPGA入門連載45：FPGA片內ROM實例之功能仿真 特權同學，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1jGjAhEm 
打開文件夾sp6ex17下的ISE工程。 如圖所示，切換到“Design à Simulation”界面。鼠標選中“vtf_sp6.v”文件。
此時，在“Processer:vtf_sp6”下，選擇“SimulateBehavioral Model”，然后點擊鼠標右鍵，彈出菜單中選擇“ProcessProperties…”。
如圖所示，確認設置好在安裝Modelsim過程中編譯好的ISELibrary路徑。設定完成后點擊“OK”回到ISE主界面。
如圖所示，雙擊“Simulate Behavioral Model”開始仿真。
接著，Modelsim中我們可以查看讀ROM的波形。
這里需要注意，rom_addr出現新地址時，rom_data對應的數據要延時一個時鐘周期才會出現。以最后一個圖為例，當rom_addr = 0x01時，rom_data對應的數據時0x22，比地址出現晚一個時鐘周期。 |
