|
Xilinx FPGA入門連載45：FPGA片內(nèi)ROM實(shí)例之功能仿真 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1jGjAhEm 
打開文件夾sp6ex17下的ISE工程。 如圖所示，切換到“Design à Simulation”界面。鼠標(biāo)選中“vtf_sp6.v”文件。
此時(shí)，在“Processer:vtf_sp6”下，選擇“SimulateBehavioral Model”，然后點(diǎn)擊鼠標(biāo)右鍵，彈出菜單中選擇“ProcessProperties…”。
如圖所示，確認(rèn)設(shè)置好在安裝Modelsim過程中編譯好的ISELibrary路徑。設(shè)定完成后點(diǎn)擊“OK”回到ISE主界面。
如圖所示，雙擊“Simulate Behavioral Model”開始仿真。
接著，Modelsim中我們可以查看讀ROM的波形。
這里需要注意，rom_addr出現(xiàn)新地址時(shí)，rom_data對應(yīng)的數(shù)據(jù)要延時(shí)一個(gè)時(shí)鐘周期才會(huì)出現(xiàn)。以最后一個(gè)圖為例，當(dāng)rom_addr = 0x01時(shí)，rom_data對應(yīng)的數(shù)據(jù)時(shí)0x22，比地址出現(xiàn)晚一個(gè)時(shí)鐘周期。 |
