|
Xilinx FPGA入門連載40：SRAM讀寫測試之設(shè)計(jì)概述 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1jGjAhEm 
如圖所示，本實(shí)例每秒鐘定時(shí)進(jìn)行一個(gè)SRAM地址的讀和寫操作。讀寫數(shù)據(jù)比對后，通過D2 LED狀態(tài)進(jìn)行指示。與此同時(shí)，也可以通過chipscope pro在ISE中查看當(dāng)前操作的SRAM讀寫時(shí)序。
該實(shí)例的工程模塊劃分層次如圖所示。
● Sp6.v是頂層模塊，主要完成各個(gè)子模塊例化、相互接口的互聯(lián)。 ● Pll_controller.v模塊是IP核，例化PLL功能完成時(shí)鐘的倍頻、分頻管理。 ● Test_timing.v模塊產(chǎn)生SRAM的遍歷讀寫請求，比對寫入和讀出的SRAM值是否一致，結(jié)果賦值給LED指示燈。 ● Chipscope_debug.cdc模塊引出設(shè)計(jì)模塊內(nèi)部信號(hào)，在chipscope下可以在線觀察SRAM的讀寫時(shí)序。 |
