|
作者：Ken Gentile 簡介 如參考文獻中所描述，可采用標準過程來確定鎖相環(PLL)中二階環路濾波器的R0、C0 和CP 數值。它采用開環帶寬(ω0)和相位裕量(ϕM)作為設計參數，并可擴展至三階環路濾波器，從而確定R2 和C2（圖1）。該過程可直接解出CP，然后推導出其余數值。 某些情況下，CP、R2 和C2 可能是集成在PLL內的固定值元件，因此僅有R0 和C0 用來控制環路響應。這便使得上述過程無效，因為無法調節CP。本文提出一種替代過程，可在CP 數值固定時使用，突破了無法控制CP 值造成的限制。 圖1. 典型二階和三階無源環路濾波器 假設條件 本環路濾波器設計方法基于兩個假設，在三階無源濾波器設計中，通過調節R0 和C0 來補償R2 和C2，可以將一個二階環路濾波器設計擴展為三階設計，此時通常會采用這兩個假設條件。 R2 和C2 形成的極點頻率應當至少比ω0（所需開環單位增益帶寬）大一個數量級；f0 ≤ 0.1/(2πR2C2)，其中f0 = ω0/(2π)。 R0-C0-CP 網絡的R2 和C2 串聯組合的負載可忽略不計。 下載全文： 
Pll_loop_filter_cn.pdf
(682.6 KB)
|
