|
書中代碼請(qǐng)?jiān)L問網(wǎng)盤：http://pan.baidu.com/s/1bndF0bt 仿真測(cè)試的所有準(zhǔn)備工作就緒了，下面我們就可以一鍵完成仿真工作。點(diǎn)擊菜單欄的ToolsàRun Simulation ToolàRTL Simulation。隨后ModelSim-Altera便啟動(dòng)，如圖5.35所示，這是ModelSim-Altera軟件的工作界面。關(guān)于ModelSim-Altera軟件的基本使用建議大家參考該軟件菜單欄Help下自帶的一些文檔，尤其是HelpàPDF Documentation里的幾個(gè)文檔。ModelSim-Altera的功能也非常強(qiáng)大實(shí)用，如果要詳細(xì)展開來探討，恐怕也要專門寫本書才可以。限于篇幅，本書也只能是簡(jiǎn)單的在工程需要時(shí)附帶的和大家介紹ModelSim-Altera的一些基本使用，深入的應(yīng)用還要靠大家自己花時(shí)間和精力去實(shí)踐和摸索。 
圖5.35 ModelSim-Altera工作界面 因?yàn)樵?a href="http://www.4huy16.com/keyword/Quartus" target="_blank" class="relatedlink">Quartus II里，我們做了大量的工作，包括ModelSim-Altera仿真運(yùn)行所需的各類文件，主要是被測(cè)試代碼和測(cè)試腳本，那么當(dāng)我們調(diào)用ModelSim-Altera軟件時(shí)，它一方面要自動(dòng)的將Altera器件的庫(kù)進(jìn)行編譯，另一方面則會(huì)對(duì)前面所說的幾個(gè)設(shè)計(jì)文件進(jìn)行編譯和運(yùn)行，運(yùn)行的對(duì)象當(dāng)然是基于我們的測(cè)試腳本文件（*.vt）。在Wave窗口里，測(cè)試腳本的3個(gè)主要信號(hào)key_left、key_right和led_light的波形已經(jīng)產(chǎn)生了。我們可以通過點(diǎn)擊Wave窗口右上角的Dock/Undock按鈕（即打向右上角箭頭那個(gè)圖標(biāo)）將其進(jìn)行獨(dú)立顯示，如圖5.36所示。
圖5.36 獨(dú)立的Wave窗口 如圖5.37所示，這里的3個(gè)頂層信號(hào)key_left、left_right和led_light都在仿真波形中顯示出來了。正如我們?cè)跍y(cè)試腳本里面所控制的，在0-1000ns時(shí)，key_left = 1和key_right = 1；在1000-2000ns時(shí)，key_left = 1和key_right = 0；在2000-3000ns時(shí)，key_left = 0和key_right = 1；在3000-4000ns時(shí)，key_left = 0和key_right = 0。而輸出信號(hào)led_light的結(jié)果為：0-1000ns和3000-4000ns值為0，1000-3000ns值為1。這樣的結(jié)果正好滿足設(shè)計(jì)代碼里的輸入輸出關(guān)系：LED指示燈狀態(tài) = 按鍵左的鍵值異或 按鍵右的鍵值。
圖5.37 ex0仿真波形 從仿真波形結(jié)果上，驗(yàn)證了我們?cè)O(shè)計(jì)代碼是正確的，功能已經(jīng)實(shí)現(xiàn)。 本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA/CPLD邊練邊學(xué)——快速入門Verilog/VHDL》 書中代碼請(qǐng)?jiān)L問網(wǎng)盤：http://pan.baidu.com/s/1bndF0bt |
