|
FPGA入門(mén)：第一個(gè)工程實(shí)例之設(shè)計(jì)輸入 書(shū)中代碼請(qǐng)?jiān)L問(wèn)網(wǎng)盤(pán)：http://pan.baidu.com/s/1bndF0bt 下面我們就來(lái)創(chuàng)建工程頂層文件，我們可以點(diǎn)擊菜單欄的FileàNew…，然后彈出如圖5.23所示的新建文件窗口，在這里我們可以選擇各種需要的設(shè)計(jì)文件格式�？梢宰鳛楣こ添攲釉O(shè)計(jì)文件的格式主要在Design Files類別下，我們選擇VerilogHDL File（或者VHDL File）并單擊OK完成文件創(chuàng)建。 
圖5.23 新建文件 在主編輯窗口中，出現(xiàn)了一個(gè)新建的空白的可編輯文件，我們接著在該文件中輸入實(shí)現(xiàn)實(shí)驗(yàn)功能的一段Verilog代碼（如果是新建VHDL文件則對(duì)應(yīng)輸入VHDL代碼），如圖5.24所示。
圖5.24 ex0實(shí)例Verilog代碼 ★ 代碼講解 L2/L12：固定用法申明模塊，該模塊命名為ex0。 L3：將該模塊所有輸入輸出信號(hào)列表。 L6：左鍵輸入鍵值采樣信號(hào)。 L7：右鍵輸入鍵值采樣信號(hào)。 L8：LED指示燈輸出信號(hào)。 L10：異或運(yùn)算，使得兩個(gè)按鍵和指示燈的關(guān)系與表5.1的真值表相吻合。 如果使用VHDL輸入，則對(duì)應(yīng)的VHDL代碼如圖5.25所示。
圖5.25 ex0實(shí)例VHDL代碼 在這個(gè)剛創(chuàng)建的Verilog（或VHDL）文件中輸入代碼后，快捷鍵Ctrl+S或點(diǎn)擊FileàSave后則會(huì)彈出一個(gè)對(duì)話框提示輸入文件名和保存路徑，默認(rèn)文件名會(huì)和我們所命名的module名（或entity名）相一致，默認(rèn)路徑也會(huì)是當(dāng)前的工程文件夾。我們通常也都采用默認(rèn)設(shè)置進(jìn)行保持即可。 自此，我們的工程創(chuàng)建和設(shè)計(jì)輸入工作已經(jīng)完成。但是為了驗(yàn)證一下設(shè)計(jì)輸入的代碼的基本語(yǔ)法是否正確，可以點(diǎn)擊Flow à Compilation下的Analysis & Elaboration按鈕，如圖5.26所示。同時(shí)我們可以輸出打印窗口的Processing里的信息，包括各種warning和Error。Error是不得不關(guān)注的，因?yàn)镋rror意味著我們的代碼有語(yǔ)法錯(cuò)誤，后續(xù)的編譯將無(wú)法繼續(xù)；而warning則不一定是致命的，但很多時(shí)候warning中暗藏玄機(jī)，很多潛在的問(wèn)題都可以從這些條目中尋找到蛛絲馬跡。當(dāng)然了，也并不是說(shuō)一個(gè)設(shè)計(jì)編譯下來(lái)就不可以有warning，如果設(shè)計(jì)者確認(rèn)這些warning符合我們的設(shè)計(jì)要求，那么可以忽略它。
圖5.26 最后，在Analysis & Elaboration完成后，通常前面的問(wèn)號(hào)會(huì)變成勾號(hào)，表示通過(guò)。 本文節(jié)選自特權(quán)同學(xué)的圖書(shū)《FPGA/CPLD邊練邊學(xué)——快速入門(mén)Verilog/VHDL》 書(shū)中代碼請(qǐng)?jiān)L問(wèn)網(wǎng)盤(pán)：http://pan.baidu.com/s/1bndF0bt |
