|
賽靈思公司（Xilinx）推出針對 OpenCL、C 和 C++的S DAccel 開發環境，將單位功耗性能提高達25倍，從而利用 FPGA 實現數據中心應用加速。SDAccel 是賽靈思 SDx系列的最新成員，將業界首款支持 OpenCL、C 和 C++ 內核任意組合的架構優化編譯器、庫、開發板完美結合在一起，在 FPGA 上首次實現了完全類似 CPU/GPU 的開發和運行時間體驗。 戴爾公司平臺架構與技術及 CTO 辦公室執行總監 Robert Hormuth 指出：“基于 FPGA 的技術有了新的突破，能支持優化的計算應用。在戴爾服務器部署的過程中，簡化編程是決定采用 FPGA 加速器的關鍵障礙 。 毫無疑問，賽靈思開辟了一條正確的道路，讓開發人員能夠借助一個軟件環境，提高 FPGA 平臺用戶的生產力。” IBM 電源開發副總裁兼 OpenPOWER 基金會總裁 (IBM vice president of Power Development and OpenPOWER president) Brad McCredie 表示：“IBM 高度贊賞賽靈思致力于實現其 FPGA 軟件可編程性這一發展方向。利用 C、C++和 OpenCL 創建優化型 FPGA 加速器的高度靈活性和可靠的結果質量，能提升 IBM 為客戶帶來更大價值的能力。IBM 堅信 OpenCL 對提高生產力大有裨益，同時我們正在與賽靈思展開緊密合作，將該技術應用到我們的 OpenPOWER 產品設計中。” 首款針對 OpenCL、C 和 C++ 的架構優化編譯器 SDAccel 的架構優化編譯器相對 CPU 或 GPU，單位功耗性能提高達25倍，相對其它 FPGA 解決方案，性能和資源效率提高3倍。SDAccel 采用了已被1,000多名程序員廣泛使用的基礎編譯器技術。SDAccel 充分利用該編譯器的功能，使軟件開發人員能夠利用新的或現有的 OpenCL、C 和C++ 代碼創建高性能加速器，并針對計算搜索、圖像識別、機器學習、編碼轉換、存儲壓縮和加密等各種數據中心應用中的存儲器、數據流和流水線技術進行了精心優化。 在 FPGA 上首次實現完全類似 CPU/GPU 的開發體驗 借助 SDAccel，開發人員能夠使用其熟悉的工作流程優化應用，而且即便之前沒有 FPGA 使用經驗，也能受益于 FPGA 平臺的優勢。集成設計環境 (IDE) 不僅可提供編碼模板和軟件庫，而且還能對各種開發目標進行編譯、調試和特性分析，如在 X86平臺上仿真、使用快速仿真進行性能驗證以及在 FPGA 處理器上進行本地執行等。IDE 可在數據中心用 FPGA 平臺上執行應用。該平臺配套提供面向所有支持開發目標的自動儀器插入功能。此外，SDAccel 還經過精心設計，使 CPU/GPU 開發人員能夠輕松將其應用遷移到 FPGA 上，同時還可在他們熟悉的工作流程中維護和復用 OpenCL、C 和 C++代碼。 綜合全面的 SDAccel 環境包括編程器用 IDE、基于C語言的 FPGA 優化庫，以及數據中心用現成商用 (COTS) 平臺。 SDAccel 庫包括用于高性能低功耗實現方案的內置 OpenCL 函數、DSP、視頻以及線性代數庫。針對特定領域加速，賽靈思聯盟合作成員 Auviz Systems 提供了精心優化的 OpenCV 和 BLAS OpenCL 兼容型軟件庫。原有的 COTS 成員包括 Alpha Data、Convey、Pico Computing，預計2015年年初還將增加更多成員。 在 FPGA 上首次實現完全與 CPU/GPU 的運行時間體驗 只有 SDAccel 能夠支持帶有多個程序和類似 CPU/GPU 按需可加載計算單元的應用。與 CPU/GPU 類似，SDAccel 對于 FPGA 解決方案的獨特之處，在于能夠保持程序轉換過程中的系統正常工作。SDAccel 是業界唯一能夠創建可在應用運行過程中加載新加速器內核的 FPGA 計算單元的環境。 在整個應用執行過程中，存儲器、以太網、PCIe®和性能監控器等關鍵系統接口和功能均保持工作狀態。即時可重配置的計算單元可讓多個應用共享 FPGA 加速器。例如通過對運行系統編程，可支持圖像搜索、視頻轉碼和圖像處理之間的切換。 供貨情況 賽靈思在美國新奧爾良市舉行的2014國際超算大會上實時演示了 SDAccel 產品。如需了解更多 SDAccel 早期試用版的功能，敬請聯系本地的銷售代表。如欲了解更多詳情，敬請訪問：http://www.xilinx.com/sdaccel 。 該產品基于已發布的 Khronos 規范，有望通過 Khronos 一致性測試過程。如欲了解有關當前的一致性測試狀態，敬請訪問：http://www.khronos.org/conformance。 |
