|
在過去的兩年中，“All Programmable”技術和器件的領先企業賽靈思（Xilinx）公司推出了數項突破性技術。近日，賽靈思全球高級副總裁、亞洲區執行總裁湯立人向我們介紹了該公司在28nm節點取得的成就和下一代20nm技術的前景。 在28nm節點，賽靈思取得了三個方面的技術領先：FPGA、SoC和3D IC。 賽靈思的28nm FPGA在2011年一季度實現首發，采用臺積電的高性能低功耗（HPL）工藝，據稱比競爭廠商的產品功耗低25%至50%，是行業唯一針對每瓦性能而優化的FPGA，是存儲、收發器、DSP性能和集成度領先的一代。賽靈思的FPGA + ARM處理器的SoC也是業內首創，與2011年第四季度首先發售，比競爭對手領先了一年以上。該公司的3D IC也在2011年四季度首發，2012年二季度在原型設計和有線通信方面實現量產。 在設計工具方面，賽靈思新推出了替代ISE的Vivado設計套件，這是針對未來十年的“All Programmable”的全新工具。它不僅能夠大幅縮短集成時間和實現時間（從過去的幾各月到現在的幾周），而且能夠優化芯片獲得最高的QoR（Quality of Results)，提升幅度達20%。 湯立人說，28nm是一個關鍵的節點，是下一代20nm技術的堅實基礎。他說，賽靈思公司在28nm還有很多工作要做，將有更多的產品實現量產。在20nm節點，賽靈思和Altera將采用臺積電相同的半導體工藝，產品的差異化將主要表現在架構上。由于成本的原因，臺積電的20nm FPGA生產將不再提供多種工藝。賽靈思在28nm已經實現了所有器件采用統一架構，工藝過渡將更加方便。 
賽靈思的產品路線圖 在20nm節點，賽靈思將延續FPGA、SoC和3D IC三個方面的成就。其FPGA產品將主要針對100G有線網絡和多通道無線射頻應用，實現更高的性能功耗比。SoC產品將針對嵌入式視覺（圖像分析）、數據中心（數據連接、安全處理）等領域。3D IC將針對下一代100G和400G智能網絡，滿足下一代協議更好的通信質量，以及數據中心交換機的高性能和內存緩沖。這三類產品將實現下列目標。 下一代FPGA 賽靈思的下一代FPGA針對更高性能、更低功耗和更高集成度而協同優化，具有 * 專為系統優化的收發器 –最高的信道質量：擁有第二代自動均衡的 –最高的帶寬：擁有100個33Gb/s 收發器 * 性能優化提升2倍 –更快的 DSP ，BRAM（Block RAM）, DDR4 及收發器 –內存帶寬加大2倍 * 90％以上的布線結構 –實現更高的帶寬總線和更快的設計收斂 * 功耗優化至減半 –優化的性能/瓦 –下一代模塊級的功耗管理 * 集成度提升和BOM降低 1.5倍 – logic, DSP, BRAM, AMS, VCXO 提升1.5倍 第二代SoC 針對更高的性能、更低的功耗和更高的集成度而協同優化： * 第二代的多核結構 –異構（Heterogeneous）處理功耗 –高帶寬 AXI 接口及安全性 * 性能優化2倍 –多核、內存和結構協同優化 –更高的帶寬連接：從處理系統到結構 * 功耗優化至減半 –SoC 級的功耗管理 * 集成度增加及 BOM降低2倍 –多 CPU, DSP, FPGA, AMS –經驗證的 DSP 和 C 和 RTL中的Video IP * 下一代的設計工具 –HLS支持的基于C的軟件和硬件 –強大的生態系統 第二代 3D IC 專為更高性能、功耗和集成度而進行了協同設計 * 同構、異構3D –第三代的構造和裸片架構 – 支持更高性能緩沖的豐富的內存 * 第二代 3DIC 互聯 –裸片之間的互聯帶寬增加5倍多 –行業標準的接口 * 尖端的功能 –支持未來的XCVR 協議 (56Gb/s) * 集成度提升和BOM降低 1.5倍 –邏輯增加1.5倍 (是28nm 單純的一個芯片的3-4倍）
賽靈思的下一代產品示圖 湯立人最后總結道，賽靈思在20nm將繼續領先一代，其All Programmable FPGA、第二代 SoC 和 3D IC 將實現性能加倍、功耗減半、生產力提升4倍、集成提高1.5 – 2倍、BOM 成本降低20~50%。 |
