在allegro pcb的設(shè)計(jì)過(guò)程中，設(shè)計(jì)約束規(guī)則包括時(shí)序規(guī)則、間距規(guī)則、信號(hào)完整性規(guī)則以及物理規(guī)則等，本期主要詳細(xì)講解與物理、間距與電氣約束中的線寬、線間距物理規(guī)則的設(shè)置。
一、線 ...
上篇文章我們用仿真實(shí)例向大家展示了DDR中地址相對(duì)于時(shí)鐘的建立時(shí)間與保持時(shí)間。那么數(shù)據(jù)信號(hào)相對(duì)于DQS又是什么樣的關(guān)系呢？我們知道，DDR和普通的SDRAM相比起來(lái)，讀取速率為普通SDRAM的兩倍， ...
九大PCB設(shè)計(jì)布線原則：[/backcolor]
1、一般情況下，首先應(yīng)對(duì)電源線和地線進(jìn)行布線，以保證電路板的電氣性能。在條件允許的范圍內(nèi)，盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系 ...
cadence約束管理器在PCB設(shè)計(jì)規(guī)則設(shè)置中是必不可少的，它也稱為DRC檢查規(guī)則，用來(lái)確定電路板的走線規(guī)則是否符合PCB設(shè)計(jì)要求。本節(jié)主要是給大家介紹約束管理器的6個(gè)界面。
首先，可以 ...
在高速PCB 設(shè)計(jì)時(shí)，設(shè)計(jì)者總是希望過(guò)孔越小越好，這樣板上可以留有更多的布線空間，此外，過(guò)孔越小，其自身的寄生電容也越小，更適合用于高速電路。因此在高速PCB設(shè)計(jì)中應(yīng)盡量做到：
1.選擇 ...
前段時(shí)間，高速先生優(yōu)質(zhì)文章評(píng)選結(jié)果公布，大家對(duì)DDR相關(guān)文章熱情很高，主要是這些文章寫(xiě)的接地氣，看來(lái)接地氣的文章還是很受歡迎的。作為一個(gè)從工程角度接觸DDR的攻城獅，相對(duì)于DDR領(lǐng)域的龐大 ...
ENV是Allegro PCB用戶自定義快捷鍵的設(shè)置文件。第一步：設(shè)置ENV的路徑，如下圖所示。我的電腦右鍵選擇屬性菜單打開(kāi)我的電腦屬性菜單后選擇【高級(jí)系統(tǒng)設(shè)置】
選擇高級(jí)菜單里面的 【環(huán)境變量】進(jìn) ...
步驟11：請(qǐng)點(diǎn)擊 ALL SPB 16x Products 的左側(cè)的 + 加號(hào)展開(kāi)細(xì)項(xiàng)。若在步驟9中有設(shè)好Control file，則會(huì)自動(dòng)選定需要的安裝產(chǎn)品。
步驟12：建立工作數(shù)據(jù)文件夾 (默認(rèn)為 C:\ ，可以自訂名 ...
高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接 ...
抗干擾問(wèn)題是現(xiàn)代PCB電路設(shè)計(jì)中一個(gè)很重要的環(huán)節(jié)，它直接反映了整個(gè)系統(tǒng)的性能和工作的可靠性。目前，對(duì)系統(tǒng)的采用的抗干擾技術(shù)主要有硬件抗干擾技術(shù)和軟件抗干擾技術(shù)。1）硬件抗干擾技術(shù)的設(shè)計(jì) ...
隨著集成電路輸出開(kāi)關(guān)速度提高以及PCB板密度增加，信號(hào)完整性(Signal Integrity) 已經(jīng)成為高速數(shù)字PCB設(shè)計(jì)必須關(guān)心的問(wèn)題之一，元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號(hào)線的布線 ...
DDR3的設(shè)計(jì)有著嚴(yán)格等長(zhǎng)要求，歸結(jié)起來(lái)分為兩類（以64位的DDR3為例）： 數(shù)據(jù) （DQ,DQS,DQM）：組內(nèi)等長(zhǎng)，誤差控制在20MIL以內(nèi)，組間不需要考慮等長(zhǎng)；地址、控制、時(shí)鐘信號(hào)：地址、控制信號(hào)以時(shí) ...
