国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

在可配置系統(tǒng)中實現(xiàn)模擬I/O

發(fā)布時間:2012-5-25 10:29    發(fā)布者:李寬
隨著一種新產(chǎn)品——我們在Missing Link Electronics公司稱之為“智能產(chǎn)品”的面市,嵌入式系統(tǒng)的發(fā)展出現(xiàn)了新動向。這一名詞源自最近新出現(xiàn)的一個詞“智能電話”,用于描述具有智能電話特性的嵌入式系統(tǒng):豐富的交互式用戶接口,能夠通過各種傳感器來感知環(huán)境,以及很強的本地處理能力等。

在智能產(chǎn)品中,這些功能集成到機械或者電子機械系統(tǒng)控制中:我們可以稱之為目標系統(tǒng)。其應用實例包括家電、車輛以及機器人等。在智能電話出現(xiàn)之前,人們很早便開始了這類集成功能的研究。1

隨著網(wǎng)路向泛在鏈接的發(fā)展,智能產(chǎn)品這一概念更加豐富了。目前,很多市場都要求新產(chǎn)品至少具有一種網(wǎng)絡接口,用于接收命令,報告狀態(tài)。逐步的,新產(chǎn)品將加入“物聯(lián)網(wǎng)”:設備之間通過點對點網(wǎng)絡共享計算資源,進行控制,傳遞狀態(tài)信息,還可以在云中通過深度計算和存儲資源進行交互。目前對這類系統(tǒng)的設計和行為進行了深入研究。2

在本文中,我們的興趣不是分析這類智能產(chǎn)品,而是怎樣處理這類產(chǎn)品中大量的不匹配問題:不匹配的產(chǎn)品生命周期問題。一方面,問題在于,電子/機械目標系統(tǒng)發(fā)展緩慢,在某些情況下,數(shù)十年不會發(fā)生變化。而另一方面,智能產(chǎn)品的智能鏈接功能卻在以網(wǎng)絡速度發(fā)生著變化;新的隱藏用戶接口、新傳感器,甚至是新的控制算法等。這種變化的不合拍對系統(tǒng)的智能部分和目標部分之間的接口帶來了很大的壓力。

當然,可以通過軟件來解決這一問題。可以在標準CPU內核上運行代碼來實現(xiàn)智能產(chǎn)品的功能,而且還可以進行修改。但是,對物理接口接觸越深——智能系統(tǒng)和目標系統(tǒng)之間,或者智能系統(tǒng)及其傳感器和網(wǎng)絡之間,那么,就會知道硬件的作用會越來越大。在這些接口附近,以及數(shù)字和模擬傳感器感應器的實際鏈接中,通常需要硬件來加速對時間要求較高的互操作。

這一問題的數(shù)字部分已經(jīng)有FPGA應用。這些器件的最早應用是在數(shù)字接口中。目前,引腳數(shù)很多的大容量FPGA支持實現(xiàn)完整的智能系統(tǒng)。這樣,設計的所有數(shù)字部分,從接口到加速器和CPU內核,可以在現(xiàn)場針對用戶接口和網(wǎng)絡環(huán)境的變化進行重新配置。

但是模擬電路呢?無法配置智能系統(tǒng)和目標系統(tǒng)之間接口上的模擬信號通路,或者無法在智能系統(tǒng)本身增加傳感器等,這些都極大的限制了智能產(chǎn)品的靈活性,及其產(chǎn)品生命周期。例如,在熱傳感器中,一種新應用怎樣使用模擬信號——而接口目前還不能提供這類信號?在現(xiàn)場修改,增加模數(shù)轉換器(ADC)和信號調理電路不太可行。

對此,人們不太注意的FPGA特性就顯得非常重要了。高級FPGA的可配置I/O引腳支持LVTTL——非常適用于我們的目的,以及LVDS I/O,可以高達數(shù)百兆(MHz)。這一事實非常明顯,因為LVDS輸入實際上是性能良好的高速電壓比較器的外在輸入。原理上,這一比較器可以用于構建delta-sigma調制器(DSM):即,過采樣ADC。

DSM是多種信號目前最好的數(shù)據(jù)轉換方法,而且精度比較高。當然,其結構也可以用于建立數(shù)模轉換器(DAC)。圖1上部顯示了一階DSM的基本組成。這一版本采用了積分電路——“智能部分”,對差值進行求和——輸入信號和反饋信號之間的“delta”部分。1比特ADC只是比較器,1比特DAC是脈沖寬度調制數(shù)字輸出。當積分電路輸出高于參考電壓時,采樣電路接通DAC,逐步驅動積分電路后向輸出。采樣電路輸出的脈沖列是模擬輸入的數(shù)字表征。


圖1.DSM技術可以同時實現(xiàn)模數(shù)轉換器和數(shù)模轉換器。

這涉及到一些關鍵點。在實際中,DSM會使用遠遠高于Nyquist頻率的采樣率,而這是傳統(tǒng)閃存ADC采樣所使用的頻率;即,過采樣。而且,DSM在反饋網(wǎng)絡中采用了濾波器,進行噪聲整形。這些相結合,過采樣擴展了采樣噪聲功率譜,噪聲整形功能將噪聲移出了信號帶寬,如圖2所示。這些理念相結合,僅使用FPGA的可配置I/O引腳以及少量的外部無源器件就能夠構建非常好的ADC和DAC。


圖2.過采樣和噪聲整形功能能夠將大部分采樣噪聲從信號帶寬中去掉。

但是,實現(xiàn)起來并不是那么簡單。圖3左側顯示了連接輸入的一個簡單方法。然而,有一些名為delta調制器的源,不是DSM,它們不進行噪聲整形。對比圖中右側的真DSM,F(xiàn)PGA的LVDS引腳高效的實現(xiàn)了1比特比較器,而采用了無源RC低通網(wǎng)絡實現(xiàn)了環(huán)回濾波器。結果是具有噪聲整形功能的真DSM。


圖3.delta調制器(左側)與DSM (右側)有完全不同的噪聲特性。

很顯然,在模擬設計中,不能忽略FPGA LVDS引腳的模擬行為。相應的,有限振幅判決時間、亞穩(wěn)態(tài)以及其他因素等都極大的影響了轉換的信噪比(SNR)。如圖4所示,從原理上畫出了這些非線性效應,非線性加法器(例如,兩個外部電阻)和LVDS比較器的反作用提供了較窄的“最佳點”,在這一點可以實現(xiàn)最佳SNR,即,最大有效比特數(shù)(ENOB)。


圖4.無源網(wǎng)絡和比較器特性相結合,確定了轉換器設計的最佳點。

整個ADC/DAC電路的SPICE級仿真,包括FPGA LVDS引腳的SPICE詳細表征,實際是找到圖4中最佳點的最好方法,即,對于某一采樣頻率和輸入電壓,配置DSM的最優(yōu)參數(shù)。如果沒有合適的參數(shù),DSM會不穩(wěn)定,出現(xiàn)所謂的限制周期,劣化轉換的質量。圖5中的兩條傅里葉曲線顯示了同一DSM電路未優(yōu)化和優(yōu)化后組件之間的無雜散動態(tài)范圍(SFDR)的區(qū)別。



圖5.優(yōu)化會在SFDR上產(chǎn)生很大的不同。

從這一優(yōu)化電路的曲線上您可以看出,我們在這里并沒有討論低速、低分辨率的轉換器。這一方法可以用于為系統(tǒng)監(jiān)控等應用中的不關鍵慢變信號提供低成本轉換器。而這些DSM也適用于任務關鍵信號的信號通路。Missing Link Electronics公司開發(fā)人員社區(qū):www.missinglinkelectronics.com/devzone/的技術摘要上提供這些“軟ADC”和“軟DAC”質量的詳細信息。

但是,恰當?shù)膬?yōu)化輸入網(wǎng)絡以提高這些基于LVDS的DSM的性能,并不是簡單的事情。這需要很好的模擬設計技能,正確的使用FPGA引腳的電信號特性信息。換言之,這通常是專業(yè)知識產(chǎn)權(IP)供應商的工作。

為了能夠采用這一ADC/DAC方法實現(xiàn)可配置系統(tǒng),我們推薦圖6中的可配置模擬I/O體系結構。它在可配置ADC/DAC中結合了ADC單元和DAC單元,在轉換器和先進的數(shù)字信號處理(DSP)之間設置了轉換濾波器。在我們的試驗中,我們發(fā)現(xiàn),在大多數(shù)情況下,與其他需要大量資源的濾波器相比,輕量級抽取濾波器能夠產(chǎn)生優(yōu)異的SNR結果。


圖6.實現(xiàn)這些DSM最有效的方法是采用第三方IP內核。

這意味著,智能系統(tǒng)中的模擬I/O數(shù)量主要受限于目的系統(tǒng)所使用的FPGA引腳的數(shù)量。設計將其他寶貴的FPGA資源——邏輯單元和片內存儲器,大部分留給了開發(fā)您的專用數(shù)字硬件。

使用基于FPGA I/O引腳的DSM,嵌入式系統(tǒng)的所有關鍵部分都是“軟實現(xiàn)”——軟件或者軟核CPU的FPGA配置代碼;加速器、信號處理流水線或者外設的軟核IP;軟核ADC和DAC等。因此,智能產(chǎn)品設計人員能夠更好的控制嵌入式系統(tǒng)的材料成本,少采用微控制器,找到并更新兼容的FPGA器件。

簡歷

Endric Schubert博士是電子系統(tǒng)設計、EDA半導體方面的技術專家。他是Missing Link Electronics有限公司的創(chuàng)始人之一,這一嵌入式系統(tǒng)公司主要業(yè)務是可配置系統(tǒng)設計平臺。他曾經(jīng)從事過軟件工程、FPGA技術、可配置計算以及嵌入式系統(tǒng)設計等。Endric獲得了德國Karlsruhe大學的電子工程學位,獲得了德國Tübingen大學的計算機科學博士學位。他出版了多篇技術論文,發(fā)明了多項專利。

Christian Grumbein是Missing Link Electronics公司的設計工程師,擅長于微控制器設計和電源設計。他獲得了德國Ulm大學的電子工程學位。
Missing Link Electronics (MLE)是一家新興公司,開發(fā)并銷售嵌入式開發(fā)平臺。結合Open Source GNU/Linux,以及Android和可編程商用元器件,嵌入式開發(fā)人員能夠迅速實現(xiàn)他們的系統(tǒng)。MLE總部位于硅谷,辦事處設在德國。

附注

1. "Computers as Components – Principles of Embedded Computing System Design" by Wayne Wolf, Morgan Kaufman, 2001

2. Embedded and cyber-physical systems in a nutshell" by Peter Marwedel published at the DAC.COM Knowledge Center, 2010
本文地址:http://www.4huy16.com/thread-91989-1-1.html     【打印本頁】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據(jù)著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區(qū)
  • 電動兩輪車設計生態(tài)系統(tǒng)
  • Microchip第22屆中國技術精英年會——采訪篇
  • Microchip第22屆中國技術精英年會上海首站開幕
  • 技術熱潮席卷三城,2025 Microchip中國技術精英年會圓滿收官!
  • 貿(mào)澤電子(Mouser)專區(qū)
關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表