|
|
我嘗試了IP內核中的Math Functions--dividers， 里面有2個IP核，我都試過了，仿真的時候輸出總是高阻狀態。
我使用的是Xilinx V2PRO， ISE10.1， Verilog語言，采用自帶的ISE Simulator仿真器
仿真的時候出現下面這行提示，并且仿真結果也一直處于高阻狀態，求求各位大俠幫我解決，真的很著急......
110516210187152cd167a9b6fd.jpg
HDLCompiler:559 - "divider.v" Line 60. Instantiating unknown module DIV_GEN_V1_0 |
|
發表于 2012-5-24 16:01:24
收藏
頂
踩