国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

基于CPLD的線陣CCD驅動電路設計

發布時間:2012-3-10 16:49    發布者:1770309616
關鍵詞: CPLD , 驅動電路 , 線陣CCD
論述了線陣CCD驅動電路的工作原理和現狀,選擇基于CPLD驅動線陣CCD工作的方案。采用MAXⅡ器件的EPM240T100C5N為控制核心,以TCD1500C為例,設計了基于CPLD的線陣CCD驅動電路,完成了硬件電路的原理圖的設計,并實現了軟件調試。通過QuartusⅡ軟件平臺,對其進行了模擬仿真。實驗結果表明,設計基于CPLD的線陣CCD驅動電路能夠滿足CCD工作所需的驅動脈沖。

如何實現高精度的運動裝置角度和位移測量,一直是系統或設備設計中需要解決的關鍵技術之一。隨著半導體電子技術的迅猛發展,各種新型器件不斷涌現,其中線陣CCD(Charge Coupled Devices)電荷耦合器件因其所具有的高精度、無接觸、高可靠性等優點,應用越來越廣泛。

1 總體方案設計

線陣CCD一般不能直接在測量裝置中使用,因此CCD驅動信號的產生及輸出信號的處理是設計高精度、高可靠性和高性價比線陣CCD驅動模塊的關鍵。

傳統驅動CCD的設計方法使CCD的工作頻率較慢,信號輸出噪聲增大,不利于提高信噪比,不能應用于要求快速測量的場合。而用可編程邏輯器件CPLD進行驅動,則可提高脈沖信號相位關系的精度,以及提供給CCD驅動脈沖信號的頻率,而且調試容易、靈活性高。目前,在工業技術中,多采用基于CPLD的驅動電路實現線陣CCD的驅動。系統框圖如圖1所示。



2 硬件設計

2.1 CPLD的硬件電路的設計

以CPLD(Complex Programmable Logic Device)器件為核心,設計線陣CCD的驅動電路。然后在其基礎上擴展,選擇其他元器件,設計出與其相配套的電路部分,經調試后組成硬件系統。

CPLD的電路由5部分組成,有源晶振向EPM240T100CSN的U1A的IO/GCLK0口輸入時鐘脈沖CLK0,提供了CPLD工作的時鐘脈沖,因為時序邏輯的需要。U1C從JTAG端口中下載程序,U1B的52、54、56、58口輸出脈沖信號。U1D管腳接3. V電壓,U1E管腳接地。電路原理如圖2所示。



2.2 DC/DC模塊的設計

為得到CPLD所需的電壓,外接電源需要經過DC/DC模塊進行轉換。為進一步減少輸出紋波,可在輸入輸出端連接一個LC濾波網絡,電路原理如圖3所示。


2.3 穩壓模塊的電路設計

由DC/DC模塊轉換的直流電壓,經過一個R11電阻和一個發光二極管接地,發光二極管指示燈,然后從AMS芯片的Vin端輸入,進入到芯片的內部,經過一系列的計算,從Vout輸出3.3 V電壓,GND端端口接地。為消除交流電的紋波,電路采用電容濾波,分別用0.1μF的極性電容和10μF的非極性電容組成一個電容濾波網絡。電路原理如圖4所示。


2.4 CCD電路設計

CCD電路采用TCD1500C,它是一個高靈敏度、低暗流、5340像元的線陣圖像傳感器。其像敏單元大小是7 μm×7μm×7 μm,相鄰像元中心距7μm,像元總長37.38mm。該傳感器可用于傳真、圖像掃描和OCR。TCD1500C的測量精度和分辨率都很高,并且只需4路驅動信號:SH、φ、RS、SP。電路原理如圖5所示。


2.5 電平轉換的電路設計

由于CPLD輸出的驅動脈沖電壓為3.3 V,而CCD工作所需的驅動脈沖為5 V,所以需要在CPLD和CCD之間加入—個電平轉換電路。電路原理如圖6所示。

3 軟件設計

系統軟件采用Verilog HDL硬件描述語言,按照模塊化的思路設計,將要完成的任務分成為多個模塊,每個模塊由一個或多個子函數完成。這樣能使設計思路清晰、移植性強,在調試軟件時容易發現和改正錯誤,降低了軟件調試的難度。程序中盡量減少子函數之間的相互嵌套調用,這樣可以減少任務之間的等待時間,提高系統處理任務的能力。主程序如圖7所示。



SH是一個光積分信號,SH信號的相鄰兩個脈沖之間的時間間隔代表了積分時間的長短。光積分時間為5 416個RS周期,對系統時鐘進行光積分的分頻,實現了SH信號脈沖。在光積分階段,SH為低電平,它使存儲柵和模擬移位寄存器隔離,不會發生電荷轉移。時鐘脈沖φ為典型值0.5 MHz時,占空比為50%,占空比是指高電平在一個周期內所占的時間比率。它是SH信號和占空比為50%的一個0.5MHz的脈沖信號疊加,所以0.5 MHz的信號和SH信號通過一個或門,就可以實現φ信號;輸出復位脈沖RS為1 MHz,占空比1:3。此外,RS信號和SH、φ信號有一定的相位關系,通過一個移位寄存器移相,來實現RS脈沖信號。

4 仿真實驗

系統時鐘周期部分設置為1 ns,正常工作時復位信號RS為高電平,然后對RS、φ、SH信號進行仿真,結果如圖8所示。


5 結束語

研究的線陣CCD驅動電路主要是以CPLD為驅動中心而設計,這種方案減少了以往驅動電路的電路體積大、設計復雜、調試困難等缺點,增加了系統的穩定性、可靠性,集成度高且抗干擾能力強。通過對硬件和軟件大量的模擬實驗表明,文中所研究的線陣CCD驅動脈沖信號能夠滿足CCD工作所需的基本功能,達到了設計要求。

Source:互聯網
本文地址:http://www.4huy16.com/thread-87062-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • 技術熱潮席卷三城,2025 Microchip中國技術精英年會圓滿收官!
  • Microchip第22屆中國技術精英年會——采訪篇
  • 電動兩輪車設計生態系統
  • 常見深度學習模型介紹及應用培訓教程
  • 貿澤電子(Mouser)專區
關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表