勇敢的芯伴你玩轉Altera FPGA連載77：基于SignalTap II的超聲波測距調試之SignalTap I

rousong1989

勇敢的芯伴你玩轉Altera FPGA連載77：基于SignalTap II的超聲波測距調試之SignalTap II調試

特權同學，版權所有

配套例程和更多資料下載鏈接：

http://pan.baidu.com/s/1i5LMUUD

         在Quartus II重新編譯后，我們再次進入SignalTapII Logic Analyzer的界面，如圖9.15所示，在確保連接好SF-CY4開發板、超聲波模塊、USB-Blaster下載線和USB電源線后，在JTAG ChainConfiguration中可以分別點擊Setup和Scan Chain識別USB-Blaster并建立連接，隨后點擊圖示左下角的“…”按鈕，加載cy4.sof文件。點擊SOF Manager后面的Programmer按鈕進行下載。

圖9.15 SignalTap II Logic Analyzer的在線燒錄視窗

         完成FPGA的下載配置后，我們點擊選中Instance下面的唯一一個選項，如圖9.16所示，然后再點擊它上面的連續觸發按鈕。

圖9.16 選擇信號采集項

         如圖9.17所示，我們可以看到采樣信號ultrasound_echo和ultrasound_trig不停的有新的采樣波形產生，如果在超聲波模塊前面放置障礙物（比如一本書），這個障礙物距離超聲波模塊的遠近，會讓ultrasound_echo信號波形的高脈沖保持時間發生變化。

圖9.17 信號采集波形