|
Xilinx FPGA入門連載77：AD和DA聯(lián)合測試 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： 
該實(shí)例工程的功能框圖如圖所示。DA輸出同IIC協(xié)議實(shí)現(xiàn)，DA輸出的數(shù)據(jù)來自導(dǎo)航按鍵的設(shè)置，DA輸出數(shù)據(jù)顯示在數(shù)碼管的高兩位；AD實(shí)時(shí)采集模塊實(shí)現(xiàn)SPI協(xié)議，定時(shí)采集AD芯片TLC549中的模擬電壓數(shù)據(jù)，其值顯示在數(shù)碼管的低兩位。
本實(shí)例模塊劃分如圖所示。
● Adc_controller.v模塊定時(shí)進(jìn)行AD芯片的模擬量轉(zhuǎn)換和采集。 ● Seg7.v模塊驅(qū)動(dòng)數(shù)碼管顯示當(dāng)前期望輸出的DA數(shù)據(jù)。 ● Dac_controller.v模塊輸出DA數(shù)據(jù)到芯片DAC5571中。 ● Key_check.v判斷導(dǎo)航按鍵的按下與否，相應(yīng)設(shè)置DA輸出數(shù)據(jù)。 連接好下載線，給SP6開發(fā)板供電。 打開ISE，進(jìn)入iMPACT下載界面，將本實(shí)例工程下的sp6.bit文件燒錄到FPGA中在線運(yùn)行。 確保P10的PIN2和PIN3用跳線帽短接。 此時(shí)當(dāng)我們使用導(dǎo)航按鍵進(jìn)行DA輸出數(shù)據(jù)設(shè)定，則相應(yīng)的高兩位和低兩位數(shù)碼管都會(huì)發(fā)生變化，而且基本是一致的。這說明AD和DA芯片都能正常的工作。 |
