|
Xilinx FPGA入門(mén)連載73：波形發(fā)生器之IP核CORDIC（正弦波）配置 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： 
打開(kāi)ISE工程，如圖所示，在“Design à Implementation à Hierarchy”中的任意位置單擊鼠標(biāo)右鍵，彈出菜單中選擇“New Source..”。
在“New Source Wizard”中，做如圖所示的設(shè)置。 ● “Select Source Type”中選擇新建文件類(lèi)型為“IP(CORE Generator & Architecture Wizard)”。 ● “File name”即文件名，我們命名為“sin_controller”。 ● “Location”下面輸入這個(gè)新建文件所存放的路徑，我們將其定位到工程路徑下的“ipcore_dir”文件夾下。 ● 勾選上“Add to project”。
完成以上設(shè)置后，點(diǎn)擊“Next”進(jìn)入下一步。 在“Select IP”頁(yè)面中，如圖所示，我們?cè)凇癡iewby Function”下面找到“Math Functions à CORDIC à CORDIC”，單擊選中它，接著點(diǎn)擊“Next”進(jìn)入下一步。
彈出“Summary”頁(yè)面后，點(diǎn)擊“Finish”即可。 彈出的第1個(gè)頁(yè)面中，如圖所示，“FunctionalSelection”選擇“Sin and Cos”；“Architectural Configuration”選擇“Parallel”；“PipeliningMode”選擇“Maximum”，然后點(diǎn)擊“Next”到下一個(gè)配置頁(yè)面。
彈出的第2個(gè)頁(yè)面中，如圖所示進(jìn)行配置，然后點(diǎn)擊“Next”到下一個(gè)配置頁(yè)面。 ● “Phase Format”選擇“Scaled Radians”，表示我們輸入給IP核模塊的相位是-1到+1的數(shù)據(jù)，IP核內(nèi)部會(huì)自動(dòng)再乘以pi得到相位。若選擇“Radians”，則輸入給IP核模塊的相位是-pi到+pi的數(shù)據(jù)。 ● “Input Width”輸入“16”bit，這16bit的高3位代表整數(shù)部分，第13bit代表小數(shù)部分，因此代表-1到+1的一個(gè)周期就是16'he000到16'h2000。 ● “Output Width”輸入“12”bit，這12bit的高2bit代表整數(shù)部分，低10bit代表小數(shù)部分。Sin輸出的范圍是-1到+1，即12'hc00到12'h400。 ● “Round Mode”選擇默認(rèn)的“Truncate”。
彈出的第3個(gè)頁(yè)面中，如圖所示，務(wù)必勾選“CoarseRotation”和“Y OUT”。
完成設(shè)置后，點(diǎn)擊“Generate”生成IP核。 |
