|
Xilinx FPGA入門連載60：FPGA 片內ROM FIFO RAM聯合實例之功能仿真 特權同學，版權所有 配套例程和更多資料下載鏈接： 
打開文件夾sp6ex21下的ISE工程。 如圖所示，切換到“Design à Simulation”界面。鼠標選中“vtf_sp6.v”文件。
此時，在“Processer:vtf_sp6”下，選擇“SimulateBehavioral Model”，然后點擊鼠標右鍵，彈出菜單中選擇“ProcessProperties…”。
如圖所示，確認設置好在安裝Modelsim過程中編譯好的ISELibrary路徑。設定完成后點擊“OK”回到ISE主界面。
如圖所示，雙擊“Simulate Behavioral Model”開始仿真。
接著，Modelsim中我們可以查看讀寫ROM、FIFO和RAM的波形。 所有的讀寫波形：
ROM讀數據波形：
FIFO第一次讀波形：
FIFO第二次讀波形：
FIFO第三次讀波形：
FIFO第四次讀波形：
RAM讀波形：
|
