国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

不同的verilog代碼風格看RTL視圖之二

發布時間:2016-2-24 09:56    發布者:designapp
關鍵詞: verilog , RTL
  這次要說明的一個問題是我在做一個480*320液晶驅動的過程中遇到的,先看一個簡單的對比,然后再討論不遲。
  這個程序是在我的液晶驅動設計中提取出來的。假設是x_cnt不斷的增加,8bit的x_cnt加一個周期回到0后,y_cnt加1,如此循環,本意是要讓下面的dout信號只有在x_cnt>=5 & y_cnt=0或者x_cnt  if(x_cnt == 8'd5 && y_cnt == 8'd0) dout_r
  else if(x_cnt == 8'd6 && y_cnt == 8'd1 ) dout_r
[color=]  assign dout = dout_r;
  


  綜合后使用了RTL視圖,其實你還可以發現優先級的問題,這個后面再說。
  組合邏輯的代碼:
[color=]  input clk;

[color=]  input[7:0] x_cnt,y_cnt;

[color=]  output dout;

[color=]  assign dout = ((x_cnt >= 8'd5 && y_cnt == 8'd0) ||
  (x_cnt
  


  綜合后使用了2個macrocells。用了2個等于比較器,還有2個小于(等于)比較器。但是占用的資源卻比前者多出了一倍多,這個似乎說明了一些問題。其實在這個很簡單的設計里,這種資源占用情況還不是很明顯,我在做整個項目中用了這兩種不同的設計風格后發現:兩種不同的coding style得到的macrocells占用個數差別達到10幾個(這個可能是比較極端的情況)。當然了,這其中更多的因素可能是布局布線后走線等在不同風格代碼下的耗費是不一樣的。總之,前者更值得推薦,就是說能用等于比較器直接賦值(哪怕是用故意生成的鎖存器來保持賦值),也不用小于(大于)比較器。
                               
               
本文地址:http://www.4huy16.com/thread-161117-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • Microchip第22屆中國技術精英年會上海首站開幕
  • 電動兩輪車設計生態系統
  • 常見深度學習模型介紹及應用培訓教程
  • “芯”光璀璨,鵬城共賞——2025 Microchip中國技術精英年會深圳站回顧
  • 貿澤電子(Mouser)專區

相關視頻

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表