|
Xilinx FPGA入門連載49：FPGA片內(nèi)RAM實例之功能仿真 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： 
打開文件夾sp6ex18下的ISE工程。 如圖所示，切換到“Design à Simulation”界面。鼠標選中“vtf_sp6.v”文件。
此時，在“Processer:vtf_sp6”下，選擇“SimulateBehavioral Model”，然后點擊鼠標右鍵，彈出菜單中選擇“ProcessProperties…”。
如圖所示，確認設(shè)置好在安裝Modelsim過程中編譯好的ISELibrary路徑。設(shè)定完成后點擊“OK”回到ISE主界面。
如圖所示，雙擊“Simulate Behavioral Model”開始仿真。
接著，Modelsim中我們可以查看讀RAM的波形。
RAM操作的規(guī)則大體可以歸納如下： ● 寫使能信號ram_wren拉高時，當前的地址Ram_addr和寫入數(shù)據(jù)ram_wrdb有效，即ram_addr地址的寫入數(shù)據(jù)ram_wrdb，如波形中往01地址寫入數(shù)據(jù)56、往02地址寫入數(shù)據(jù)57……。 ● 無論當前的寫使能信號ram_wren是否有效，地址ram_addr對應(yīng)的數(shù)據(jù)總是在下一個時鐘周期出現(xiàn)在讀數(shù)據(jù)總線ram_rddb上，如波形中01地址對應(yīng)的數(shù)據(jù)56、02地址對應(yīng)的數(shù)據(jù)57……。 |
