|
Xilinx FPGA入門連載43：FPGA片內ROM實例之功能概述 特權同學，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1jGjAhEm 
該工程實例內部系統功能框圖如圖所示。我們通過IP核例化一個ROM，定時遍歷讀取其所有地址的數據。通過ISE集成的在線邏輯分析儀chipscope，我們可以觀察ROM的讀時序。
本實例工程模塊層次如圖所示。
● Pll_controller.v模塊產生FPGA內部所需時鐘信號。 ● Rom_test.v模塊例化FPGA片內ROM，并產生FPGA片內ROM讀地址，定時遍歷讀取ROM中的數據。 ● Chipscope_debug.cdc模塊引出ROM的讀取信號總線，通過chipscope在ISE中在線查看ROM讀取時序。 |
