FPGA實戰演練邏輯篇4：Verilog與VHDL

rousong1989

Verilog與VHDL（特權同學版權所有）

本文節選自特權同學的圖書《FPGA設計實戰演練（邏輯篇）》（特權同學版權所有）

配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt

Verilog和VHDL，它們的歷史淵源、孰優孰劣這里就不提了。美國和中國臺灣地區的邏輯設計公司大都以Verilog語言為主，國內目前學習和使用Verilog的人數也在逐漸超過VHDL。從高校剛出來的同學大都熟悉VHDL，估計是因為國內高校的老師們接觸VHDL早一些，所以學校里開設VHDL課程的也多一些。但是從學習的角度來講，Verilog相對VHDL有著快速上手、易于使用的特點，博得了更多工程師的青睞。即便是學校里沒接觸過VHDL的初學者，只要憑著一點C語言的底子加上一些硬件基礎，三兩個月很快就可以熟悉Verilog語法。當然了，僅僅是入門還是遠遠不夠的，真正掌握Verilog是必須花很多時間和精力，再加上一些項目的實踐，才會慢慢對可編程邏輯器件的設計有更深入的理解和認識。（特權同學版權所有）