各大電子公司的面試或筆試題---威盛VIA

發布時間：2009-4-11 07:48 發布者：老郭

兩個positions, ASIC and VLSI:

VLSI：

1、解釋setup和hold time violation，畫圖說明，并說明解決辦法。

2、說說靜態、動態時序模擬的優缺點。

3、用一種編程語言寫n!的算法。

4、畫出CMOS的圖，畫出tow-to-one mux gate。

5、說出你的最大弱點及改進方法。

6、說出你的理想。說出你想達到的目標。題目是英文出的，要用英文回答。

ASIC:

1、一個四級的Mux,其中第二級信號為關鍵信號如何改善timing

2、一個狀態機的題目用verilog實現不過這個狀態機話的實在比較差很容易誤解的

3、卡諾圖寫出邏輯表達使...

4、用邏輯們畫出D觸發器

5、給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時鐘的因素同時給出表達式

6、c語言實現統計某個cell在某.v文件調用的次數(這個題目真bt)

7、cache的主要部分什么的

8、Asic的design flow....

補充：用邏輯門畫D觸發器

本文地址：http://www.4huy16.com/thread-144-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。