昨天，Altera 在京展示了號(hào)稱業(yè)界最全面 的28nm 最新技術(shù)及強(qiáng)大解決方案。Altera公司的多位工程師為在京的媒體人士進(jìn)行了講解。下面是演示圖片、相關(guān)資料及簡(jiǎn)短說(shuō)明。
Altera工程師為媒體朋友現(xiàn)場(chǎng)講解 首先是面向帶寬設(shè)計(jì)的Stratix V GT FPGA系列。該器件基于TSMC 28nm HP高性能工藝制程，單管芯集成收發(fā)器和FPGA確保高性能互連。集成4路28.05Gb/s極高速雙工收發(fā)器，單通道功耗僅200mW。它同時(shí)集成32路0.6-12.5Gb/s通用高速雙工收發(fā)器。評(píng)估板正在發(fā)售：Stratix V GT版收發(fā)器信號(hào)完整性開(kāi)發(fā)套件，請(qǐng)?jiān)L問(wèn) www.altera.com.cn/sv-si-devkit
業(yè)界唯一集成28Gb/s收發(fā)器的量產(chǎn)FPGA 收發(fā)器是Altera引以自豪的技術(shù)。Stratix V的收發(fā)器芯片到芯片速度達(dá)到28Gb/s，芯片到背板速度為14Gb/s（受限于連接器的信號(hào)衰減）。圖片右側(cè)是專門從泰克公司借來(lái)的設(shè)備，據(jù)說(shuō)兩臺(tái)儀器價(jià)值分別為100萬(wàn)美元和50萬(wàn)美元。經(jīng)過(guò)10英尺的線路板，數(shù)字分析儀顯示出Stratix V漂亮的眼圖。 下面的演示用的是Stratix V GX開(kāi)發(fā)板。Stratix V GX器件可提供多達(dá)66個(gè)全雙工600Mb/s到14.1Gb/s的高速收發(fā)器通道，具備符合10GBase-KR和CEI-11G標(biāo)準(zhǔn)的高速背板支持能力。它支持EDC以簡(jiǎn)化與光模塊接口，時(shí)鐘資源可以提供最多44組完全獨(dú)立的通道速率。每個(gè)收發(fā)器通道均內(nèi)嵌完整的PMA和PCS功能，可以以硬核支持多種速率。它支持高級(jí)的通道發(fā)送和接收均衡功能包括預(yù)加重，自適應(yīng)線性均衡和DFE。支持通道參數(shù)的動(dòng)態(tài)重配置功能，并支持EyeQ。Stratix V GX系列已經(jīng)大規(guī)模進(jìn)入量產(chǎn)。 了解開(kāi)發(fā)套件請(qǐng)?jiān)L問(wèn) www.altera.com.cn/kit-t-si-sv
突破帶寬：Stratix V GX系列可提供多達(dá)66個(gè)14.1Gb/s收發(fā)器通道 下圖是Arria V系列的演示。 Arria V 是兼顧成本、性能和功耗的中端器件。新推出的Arria V GZ是最大帶寬的中端器件，填補(bǔ)了高端與低端器件之間的空白。它可提供多達(dá)36個(gè)600Mb/s到12.5Gb/s的全雙工收發(fā)器并支持背板傳輸。它是中端器件唯一可完整支持第三代PCI Express的。Arria V GZ支持1600Mb/s DDR3接口速率，提供業(yè)界最高的中端器件內(nèi)核性能。
Arria V FPGA：成本、性能和功耗達(dá)到均衡
Arria V GZ：最大帶寬的中端器件 下圖是Cyclone V開(kāi)發(fā)套件。Cyclone V GX/GT FPGA系列面向低功耗和低成本應(yīng)用，基于TSMC 28nm LP低功耗工藝制程。它 集成12路3.125 / 5Gb/s雙工收發(fā)器，5Gb/s單通道功耗僅88mW，內(nèi)嵌硬核PCIE和DDR3控制器，節(jié)省邏輯資源，提高系統(tǒng)性能和開(kāi)發(fā)效率。 該系列采用Avalon Memory Mapped架構(gòu)，自動(dòng)生成PCIE TLP編/解碼邏輯，極大地縮短工程開(kāi)發(fā)時(shí)間。PCIE接口帶寬吞吐效率大于80%。Cyclone V GT FPGA支持PCIE Gen2，可將PCIE帶寬再提升1倍。400MHz DDR3控制器接口靈活支持x8 / x16 / x32bits數(shù)據(jù)位寬，支持ECC校驗(yàn)。采用Avalon Streaming接口，總線效率可達(dá)90%以上。
Cyclone V FPGA：PCIe / DDR3 DMA 下面的是OpenCL演示。OpenCL標(biāo)準(zhǔn)是第一個(gè)開(kāi)放編程模型，能夠在異構(gòu)系統(tǒng)上加速算法實(shí)現(xiàn)。一個(gè)演示展示OpenCL是怎樣加速M(fèi)andelbrot算法性能的。另一個(gè)演示展示OpenCL怎樣為異構(gòu)計(jì)算提供統(tǒng)一的平臺(tái)：把為GPU編寫的NVIDIA代碼移植到Stratix V FPGA上。
業(yè)界首款提供FPGA支持OpenCL開(kāi)發(fā)環(huán)境 下圖展示的是Cyclone V SoC開(kāi)發(fā)板，在雙核CPU上啟動(dòng)并運(yùn)行Linux。這是Altera發(fā)售的第一款器件是低功耗、低成本Cyclone V SoC （FPGA+ARM）。這個(gè)開(kāi)發(fā)板剛剛到貨，Altera的工程師也是第一次見(jiàn)到。該器件的特點(diǎn)是具有硬核的存儲(chǔ)器控制器、靈活的啟動(dòng)功能、以及在全部SoC器件集成PCI Express。Altera是目前唯一發(fā)售支持32位糾錯(cuò)碼(ECC)的SoC的FPGA供應(yīng)商，保證了整個(gè)嵌入式系統(tǒng)的數(shù)據(jù)完整性。 前不久，Altera和ARM聯(lián)合開(kāi)發(fā)了Altera版的ARM Development Studio 5(DS-5)工具包，具有專門支持Altera SoC器件的FPGA自適應(yīng)調(diào)試功能，產(chǎn)品應(yīng)用包括無(wú)線通信、工業(yè)、視頻監(jiān)控、汽車和醫(yī)療設(shè)備等市場(chǎng)。
Altera第一款SoC器件：Cyclone V SoC （FPGA+ARM） 演示的所有開(kāi)發(fā)套件宣傳材料可以在這里打包下載： 
demo_posters.zip
(8.39 MB)
|
