国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

電子工程網

標題: 三段式狀態機求助 [打印本頁]

作者: 109010118 時間: 2012-7-26 23:12
標題: 三段式狀態機求助
在用verilog寫三段式代碼時，其中一個組合邏輯短路用來控制狀態機的輸出。每個狀態都要對輸出信號賦值，是為了防止生成鎖存器。如果我已經在每個狀態中，都把輸出信號賦值了，那這些信號是不是對應的生成寄存器了？還是什么？
always @（*）
begin
。。。
end

在always塊內賦值的變量是reg型的，不一定都是寄存器嗎？

歡迎光臨電子工程網 (http://www.4huy16.com/)