国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

<dfn id="l8u7o"></dfn>

電子工程網

標題: 如何使用50MHZ FPGA本身的時鐘產生一個 3MHZ 的分時鐘 [打印本頁]

作者: csba5201989 時間: 2011-1-28 15:46
標題: 如何使用50MHZ FPGA本身的時鐘產生一個 3MHZ 的分時鐘
主要問題如題，但是更加詳細的是這樣的：
1、首先我是有一個CPLD—50MHZ，想產生一個3MHZ的分頻，當然是精確的，不然就會和其他時鐘產生偏移，如何產生？
2、我看網上說PLL可以實現，如何實現呢？我用quartus的wizard時出現了這樣: can not implement the requested PLL
cause: requested mult/div factors cannot achievable
3、當我改變PLL 中間inclk0的信號為10MHZ的時候他就會出現 cause ： VCO or PFD 溢出的情況，當然換了一個信號的FPGA就好了。
所以在這里向請問一下，只用CPLD 可以實現否？如果可以請詳細介紹（本人比較愚鈍）

作者: csba5201989 時間: 2011-1-28 17:14
在線等啊！

作者: sherwin 時間: 2011-1-28 22:39
PLL當然是最準確可靠的辦法，但是要外接壓控振蕩源，那玩意不太好做的。

有一個思路：采用計數器進行乘除運算。大致的作法是：
1、先用一個10進制的計數器，逢10進1，就相當于除以10，可以得到5MHz的脈沖；舉例來說，你可以在CPLD里面直接調用一個74LS145就成了。
2、再用一個5進制計數器，就相當于除以5，得到1MHz。或者直接就設計一個1/50的計數器，更簡單一點。
3、然后反向操作，乘上3。具體要用哪種計數器或者觸發器，我一下子也想不起來了，太久沒玩數字電路了，呵呵。

樓主你自己慢慢琢磨吧。

作者: warmonkey 時間: 2011-1-30 19:05
沒有PLL或者是外置電路是做不到的。
可以輸出1MHz方波，然后用RC濾波器把3MHz的成分濾出來再放大。
如果是用FPGA，直接用PLL單元可能不行，需要倍頻到150MHz或75MHZ然后用一個計數器分頻

作者: nolie 時間: 2011-1-31 09:11
RE。純用邏輯可以實現任意整數比分頻，但是倍頻不行，必須有PLL。

作者: gavin_8724 時間: 2011-4-1 16:34
路過學習當中

作者: fymbl 時間: 2011-4-14 00:07
飄過。。。。。

作者: anetdisk 時間: 2011-4-17 12:56
學習了

作者: xujianwu 時間: 2011-4-21 21:56
用PLL倍上去，在自己編個分頻小程序；不行找個倍頻芯片

作者: helpmate 時間: 2011-5-3 19:41
直接調用PLL的CORE就能實現了啊

作者: penpen 時間: 2011-10-13 20:22
你可以調用在Quartus 里面的PLL鎖相環的倍頻功能，先進行倍頻，然后在進行整數分頻也好，小數分頻也行，都可以實現分頻到你想要的那個頻率，當然Quartus 里面的PLL輸入時鐘是要有一定要求的，好像是輸入時鐘要大于一定的值在可以進行倍頻

作者: 月落無痕 時間: 2011-10-14 19:09
路過，學習一下...

歡迎光臨電子工程網 (http://www.4huy16.com/)