電子工程網
標題: 明德揚FPGA設計技巧《至簡設計法》資料匯總 [打印本頁]
作者: pork7894 時間: 2017-4-20 17:35
標題: 明德揚FPGA設計技巧《至簡設計法》資料匯總
1.基于至簡設計法的數字時鐘設計
數字時鐘是常見的畢業設計題目，看看如何使用至簡設計法來設計數字時鐘。
資料：文檔及代碼 博客 視頻
2.至簡設計法中的四段式狀態機
現在流行的狀態機設計，一般可分為一段式、兩段式和三段式，然而我們明德揚卻發明了四段式狀態機，并制定了一些規則，從此設計再不用胡思亂想，套用模板，填好關鍵信號就完成了，簡單又不會出錯！
資料：文檔及代碼 博客 視頻
3.一份實現矩陣鍵盤的verilog代碼 可直接使用
明德揚分享的紅外接收工程，該工程甚至至簡設計法實現，已經在板子上親測可用。需要該功能的，添加verilog文件就可以使用了。
資料：文檔及代碼 博客
4.明德揚時序約束系列視頻---FPGA 輸入延時約束的方法
明德揚時序約束系列視頻-輸入延時的設置過程。該視頻拋棄復雜的理論，按照工程實際情況，分析各種情況，只要選擇正確情況然后約束即可。
資料：視頻 博客
5.FPGA 查找和定位問題的技巧
FPGA出錯是非常正常的，出錯不可怕，可怕的是不知道怎么去找錯誤。本視頻就教授如何去查找和定位錯誤，自己能就找到問題。
資料：視頻 博客
| 歡迎光臨 電子工程網 (http://www.4huy16.com/) |
Powered by Discuz! X3.4 |