博客
24 位 ADC 醫療設備低噪聲電源設計指南
24 位 ADC 醫療設備低噪聲電源設計指南 一、引言
24 位模數轉換器（ADC）具有極高的分辨率，在醫療設備中廣泛用于采集極其微弱的生物電信號（ECG/EEG）或精密傳感器輸出。要讓 24 位 ADC 真正發揮標稱精度，電源噪聲控制是一個繞不過去的關鍵環節。
直觀算一筆賬：
滿量程 5 V 的 24 位 ADC：
普通開關電源未經處理的紋波：幾十 mV 級， 相當于 數萬 LSB 的擾動幅度。
如果電源不干凈，ADC 的最低幾位甚至十幾位會完全被噪聲吞噬。對于心電、腦電等微伏級信號，電源設計的好壞，直接決定了最終的信噪比（SNR）和有效位數（ENOB）。
本文結合 TI、ADI、Maxim 等廠家的應用筆記，整理出一套面向 24 位醫療 ADC 的低噪聲電源設計思路，主要包括：
低噪聲 LDO 使用策略
模擬/數字電源域劃分與隔離
多級濾波設計
磁珠 / 電感去耦
PCB 布局與接地原則
希望為工程師提供一份可直接落地的“電源噪聲工程實踐指南”。
二、優先使用低噪聲 LDO 穩壓器 2.1 為什么要用 LDO？
相對開關電源，線性穩壓器（LDO）最大的優勢是：
沒有高頻開關動作，本身不產生明顯的開關諧波噪聲；
具有一定的 電源紋波抑制能力（PSRR），可以濾除上游電源的殘余紋波。
因此，對于 ADC 的模擬電源 AVDD 和參考源供電，通常建議：
上游用開關電源解決效率問題；
下游用低噪聲 LDO 解決干凈電源問題。
2.2 “開關 + LDO” 兩級架構
典型做法：
用 DC/DC 把 12 V / 24 V 等高壓降到接近目標電壓（如 5.5 V / 3.6 V）；
用低噪聲 LDO 再穩壓到 ADC 所需的 5 V / 3.3 V / 2.5 V。
好處：
開關電源效率高，解決大功率降壓；
LDO 通過高 PSRR + 輸出噪聲特性，把紋波壓到 µV 級別；
既省電，又能給 ADC、參考、模擬前端提供“干凈電源”。
2.3 LDO 選型要點
關注三個維度：
輸出噪聲
看數據手冊中的總輸出噪聲（µV_RMS）或噪聲密度（nV/√Hz）；
對于高精度模擬電源，一般希望 LDO 輸出噪聲做到 幾十 µV_RMS 以內。
PSRR vs 頻率曲線
低頻（<1 kHz）：決定電源紋波（如低頻紋波、慢變化）對 ADC 的影響；
高頻（100 kHz–幾 MHz）：決定開關電源殘余噪聲能被壓制多少；
理想狀態是在開關頻率及其諧波附近仍有 > 60 dB PSRR，再配合外圍濾波。
輸入/輸出端濾波
LDO 前端：可加 磁珠 + 電容 做 π 型濾波，先把 DC/DC 紋波降一截；
LDO 輸出：緊靠負載再加一顆輸出電容（按手冊推薦），必要時再疊加一級 RC/LC 濾波，提高“最后一公里”的純凈度。
結論： 對 24 位 ADC 而言，“開關 + 低噪聲 LDO + 合理濾波”是最實用、性價比最高的電源供電結構。
三、電源域劃分：模擬 / 數字分離 3.1 為什么要分模擬 / 數字電源？
原因很簡單：數字電路是噪聲制造機。
MCU、FPGA、接口總線（SPI、LVDS 等）在高速切換時，會產生大量的尖峰電流；
這些電流通過電源和地線回路形成電壓波動，疊加到模擬電源上，就變成了 ADC 的干擾源。
大部分高精度 ADC（包括 ADS129）都會提供：
AVDD（模擬電源）
DVDD（數字電源）
就是為了讓你有機會把這兩部分分開處理。
3.2 實戰建議
獨立穩壓源
理想狀態：AVDD 和 DVDD 各用一個 LDO；
或者從同一上游電源分出來，經過 獨立 LC / LDO 支路 形成兩個電源域。
電源拓撲
常見做法：
上游：一個 5 V 或 3.3 V 總線；
下游：AVDD = 通過磁珠 + LDO / RC 濾波；DVDD = 直接由上游 / 另一個 LDO 供電；
兩者通過磁珠 / RC 形成一定阻抗隔離，避免數字尖峰直接拉扯模擬電源。
地的處理：AGND / DGND
建議使用一整塊連續的地平面，不輕易“分割地”；
在版圖上把模擬和數字區域分開布局，“邏輯上分區，物理上鄰近”；
若確有 AGND/DGND 引腳：
在芯片附近短距離將 AGND 與 DGND 相連（單點連接），然后再到系統地；
防止兩個地之間產生電位差與環路。
小總結： 電源分域 + 合理接地 能顯著降低數字噪聲對 ADC 量化噪聲底的污染，是 24 位系統里非常劃算的一筆投資。
四、多級電源濾波：從“大水管”到“微滴”
多級濾波的思路是：大處粗濾 + 小處精濾，逐級攔截噪聲。
4.1 開關電源輸出端：Bulk + LC 濾波
在 DC/DC 輸出端增加：
大容量電解 / 鉭電容（如 47–100 µF）做 批量濾波；
串聯電感（或功率電感）構成 LC 低通；
目標：把數百 kHz 的開關紋波在源頭就削弱 20–40 dB。
電感選型要點：
飽和電流足夠大；
核材質在開關頻率附近有足夠高的阻抗。
4.2 本地去耦電容：每個 IC 必須有
在每個電源引腳（AVDD、DVDD 等）就近放置：
0.1 µF 貼片陶瓷電容（X7R/NP0 等級）
并聯一顆 1–10 µF 陶瓷電容
盡量：
電容與引腳同面、緊靠；
走線短而粗，直連到地平面，避免中間繞來繞去。
這些電容負責：
提供瞬態電流（給數字切換、ADC 內部調制用）；
在 MHz 級別上把高頻噪聲短路到地。
4.3 RC / π 型二次濾波（對模擬/參考）
對于極敏感的節點（如：
ADC 的模擬電源支路；
參考電壓源供電；
基準輸出到 ADC REF 引腳），
可以再多加一層 RC / π 型濾波：
例：從 5 V 模擬電源拉一支路，串聯 10 Ω 電阻，再接 10 µF 電容到地；
截止頻率約 1.6 kHz
有效隔離外部高頻/中頻噪聲；
參考輸入處：
低噪聲基準 → 輸出端就地加 0.1 µF + 10 µF；
基準電源輸入也可串聯磁珠 / RC，再加大電容。
注意：
RC 會帶來壓降與啟動延時，需要結合系統時序考慮；
參考電壓不能隨意加大 RC，避免負載變化時產生慢響應。
一句話： Bulk + LC → LDO → 本地去耦 → RC/π 精濾，層層過濾，把噪聲壓到接近 ADC 自身噪聲底。
五、磁珠與電感去耦：高頻噪聲“消音器”
磁珠是高頻噪聲管理的好幫手：
低頻 DC / 低頻下阻抗很低，對直流影響��；
在 MHz 級別變成幾十到上百歐姆的“電阻”，把高頻噪聲熱耗掉。
典型用法：
總電源 5 V → 磁珠 → ADC AVDD + 去耦電容
總電源 3.3 V → 磁珠 → 基準芯片 VIN + 去耦電容
選型注意：
阻抗曲線
看產品在目標噪聲頻段（如 500 kHz–50 MHz）是否有足夠高的阻抗峰；
額定電流 / 飽和特性
不能讓磁珠長期工作在接近飽和的電流區，否則高頻阻抗會大幅下降；
布局位置
緊貼被保護電路的入口放置；
磁珠后立刻接去耦電容，構成良好的高頻“終結點”。
是否必須用磁珠？
如果系統簡單、所有電源都來自極低噪聲 LDO、沒有大功率開關器件，可以不加；
對大部分有 MCU / 無線 / DC/DC 的混合信號板來說，磁珠是一顆很值的保險絲。
六、PCB 布局與布線：決定上限的那一刀
很多 24 位系統“紙面性能很好，實測卻不行”，根源往往在 PCB 布局。
6.1 模擬 / 數字分區
空間上把模擬和數字物理分開：
一個“安靜角”放 ADC、模擬放大器、基準、前端；
一個“吵鬧角”放 MCU、接口、無線、DC/DC。
高速數字線（時鐘、SPI、UART 等）：
遠離高阻抗模擬輸入、參考線；
必要時用地銅/地平面隔著走。
6.2 地平面與接地方式
推薦做法：
整板一整塊連續地平面（比如 4 層板的內層 GND）；
模擬、數字在同一地平面上，但通過布局區分；
如果 ADC 有 AGND / DGND，引腳處做“單點短接”；
少用“割裂地平面”的設計，避免回流電流繞遠路產生輻射和地彈。
6.3 多層板與過孔
建議至少 4 層： 頂層信號 / 內層 GND / 內層電源 / 底層信號；
對關鍵電源/地節點：
使用多顆并聯過孔降低寄生電感和電阻；
特別是 ADC 電源引腳附近的電源/地過孔。
6.4 去耦電容擺放
黃金規則：
去耦電容離芯片電源引腳越近越好，越直越好，越粗越好。
0.1 µF 高速去耦必須緊挨電源引腳焊盤；
盡量不要在電容與引腳之間插入過孔和長線；
大電容可稍微遠一點，但也不要離得太遠（一般幾毫米范圍內）。
6.5 減少環路面積與耦合
差分信號成對走線、貼近地層，減小環路面積；
單端敏感信號上方/下方保持完整地平面，形成微帶結構；
避免高速信號從模擬區域上方跨越，否則回流會在地平面繞出大環路。
TI 的建議可以概括成一句話： “用一塊地平面，但在布局上把模擬/數字分區，當成割地一樣對待�！�
七、結論與實踐建議
24 位 ADC 的電源設計不是“加幾個電容”這么簡單，而是一套系統工程。對醫療設備來說，這些原則尤其重要，因為：
信號是微伏級別；
噪聲可能直接影響診斷結果；
同時還要滿足安全、隔離、可靠性等規范。
綜合建議可以歸納為：
架構上：
上游用開關電源解決效率；
下游用低噪聲 LDO + 多級濾波解決純凈電源；
模擬 / 數字電源分域，AGND / DGND 在芯片附近單點相連。
器件選型上：
選低噪聲、高 PSRR 的 LDO；
對參考電壓源單獨精心設計電源與濾波；
合理使用磁珠 / 電感隔離高頻噪聲。
PCB 實現上：
模擬/數字元件物理分區；
保持連續的地平面，慎用地分割；
去耦電容貼近引腳，關鍵電源/地多過孔并聯；
避免高速數字線穿越模擬區域，減少環路面積。
只要按上述思路逐步落地，并結合官方評估板、仿真與實際測試去驗證，完全有可能將電源噪聲控制在微伏級別，讓 24 位 ADC 在醫療設備中逼近其理論有效位數，為 ECG/EEG 等精密測量提供穩定可靠的電源基礎。
